| 講演名 | 2013/1/24 並列化アプリケーションを対象とした統計的手法によるメニーコアアーキテクチャシミュレーションの高速化(モデリング・シミュレーション,集積回路とアーキテクチャの協創～新しいアプリケーション創造に向けたアーキテクチャ、回路技術の貢献～) 阿部 洋一, 田口 学豊, 木村 啓二, 笠原 博徳, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿ては,プログラムのループに着目した統計的サンプリングによるメニーコアアーキテクチャノミュレーノョンの高速化手法の,自動クラスタリングによるサンプリング位置特定手法を提案する筆者等による従来の提案手法ては,着目するループからサンプリングするイタレーンヨン数を統計的手法によって算出するさらに,イタレーノョンことの実行サイクル数か大きく変化するようなアプリケーンヨンては,クラスタリングによってプロファイル結果をサンプルサイスか小さくなるように分類することて,低サンプル数て高精度なシミュレーンヨン結果推定を行うことかできる しかしなから,クラスタ数の決定は手動て行う必要かあった 本稿ではクラスタリング手法としてx-means法を用いることて,クラスタ数の決定を自動て行う手法を提案する 本手法の予備評価として逐次実行コストの推定を行った結果,最もイタレーンヨン実行コストの変動か激しいMPEG-2エンコーダの入力動画SIFI6の場合において, x-measnsては450イタレーション中の14イタレーションをサンプリングすることて192%の誤差か得られることを確認てき,高精度かつ低サンプリング数となるクラスタ数の決定を自動的に得られることか確認てきた |
| 抄録(英) | This paper proposes an automatic decision technique of the number of clusters and samplmg points for an acceleration technique of many-core architecture simulation by statistical methods This techinque, firstly, focuses on a structure of a benchmark program, especially loops The number of sampling points is exploited from iterations of a target loop by statistical methods If the variation of the cost of the iterations is large, these iterations are grouped into clusters Thus, this technique enables higher estimation accuracy with fewer sampling points However, the number of clusters must be decided by hand in our previous works The automatic decision technique of the number of clusters by "x means" is proposed m this paper As a preliminary evaluation of the proposed technique, sequential execution costs of several benchmark programs are estimated As a result, when MPEG2 encoder program with SIF16, which causes large variation among the cost of iterations, is used, 1 92% error is achieved with 14 iterations as sampling pomts of 450 iterations exploited by x-means |
| キーワード(和) | |
| キーワード(英) | |
| 資料番号 | Vol.2013-ARC-203 No.13 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2013/1/24(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 並列化アプリケーションを対象とした統計的手法によるメニーコアアーキテクチャシミュレーションの高速化(モデリング・シミュレーション,集積回路とアーキテクチャの協創～新しいアプリケーション創造に向けたアーキテクチャ、回路技術の貢献～) |
| サブタイトル（和） | |
| タイトル（英） | An Accelemtion Technique of Many-core Architecture Simulation with Parallelized Applications by Statistical Technique |
| サブタイトル（和） | |
| キーワード(1)（和/英） | |
| 第 1 著者 氏名（和/英） | 阿部 洋一 / Yoichi Abe |
| 第 1 著者 所属（和/英） | 早稲田大学 WASEDA UNIVERSITY |
| 第 2 著者 氏名（和/英） | 田口 学豊 / Gakuho Taguchi |
| 第 2 著者 所属（和/英） | 早稲田大学 WASEDA UNIVERSITY |
| 第 3 著者 氏名（和/英） | 木村 啓二 / Keiji Kimura |
| 第 3 著者 所属（和/英） | 早稲田大学 WASEDA UNIVERSITY |
| 第 4 著者 氏名（和/英） | 笠原 博徳 / Hironori Kasahara |
| 第 4 著者 所属（和/英） | 早稲田大学 WASEDA UNIVERSITY |
| 発表年月日 | 2013/1/24 |
| 資料番号 | Vol.2013-ARC-203 No.13 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 425 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |