| 講演名 | 2013/1/24 GCCのvectorizerを利用した演算器アレイ向け命令変換手法(並列処理,集積回路とアーキテクチャの協創～新しいアプリケーション創造に向けたアーキテクチャ、回路技術の貢献～) 王 昊, 銚 駿, 中島 康彦, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 多数の演算ユニットを備えるGPGPUては, CUDA等明示的な並列処理の記述が必要なプログラミング言語を採用することにより,ハードウェアの差異を隠蔽することと,処理の高速化を両立している たたし,所望の性能を引き出すためには,ハートウェア構造の理解と,相当のチューニングコストが必要てある 一方,我々は,演算速度向上と消費電力低減の両立を目的として,演算器とローカルメモリの組を多数配置する構成の演算器アレイ型アクセラレータ(LAPP)を提案してきた しかし,従来のLAPP[2]には,既存のVLIW命令列にプリフェッチ情報を挿入するたけで,イタレーション間に依存関係のないループを高速実行できる利点がある代わりに,適用可能なループに制約がある また,命令セットが異なる基本プロセッサに適用するためには,アクセラレータ部分を新たに設計する必要がある 本稿では, LAPPの実行方式を踏襲しつつ従来の制約を緩和する新たなアクセラレータ構成方式,および, GCCのvectorizerを利用する命令生成方式について述べる現在, Uncprop情報に基づき,コントロールフロー解析,データフロー解析,および,メモリアクセスパターン解析を行い,簡単な構造のループに対して,アクセラレータ用命令列を生成できる段階にある 簡単なプログラムに対して適用したところ, LAPPに比べて,平均65%の命令行数を削減できることかわかったまた, 32行構成を仮定した場合,行数の削減により生じた空き演算器を使用すると, LAPPに比へて, 2倍から8倍の性能向上を期待できることがわかった |
| 抄録(英) | |
| キーワード(和) | |
| キーワード(英) | |
| 資料番号 | Vol.2013-ARC-203 No.9 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2013/1/24(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | GCCのvectorizerを利用した演算器アレイ向け命令変換手法(並列処理,集積回路とアーキテクチャの協創～新しいアプリケーション創造に向けたアーキテクチャ、回路技術の貢献～) |
| サブタイトル（和） | |
| タイトル（英） | |
| サブタイトル（和） | |
| キーワード(1)（和/英） | |
| 第 1 著者 氏名（和/英） | 王 昊 |
| 第 1 著者 所属（和/英） | 奈良先端科学技術大学院大学 Nara Institute of Science and Technology |
| 第 2 著者 氏名（和/英） | 銚 駿 |
| 第 2 著者 所属（和/英） | 奈良先端科学技術大学院大学 Nara Institute of Science and Technology |
| 第 3 著者 氏名（和/英） | 中島 康彦 |
| 第 3 著者 所属（和/英） | 奈良先端科学技術大学院大学 Nara Institute of Science and Technology |
| 発表年月日 | 2013/1/24 |
| 資料番号 | Vol.2013-ARC-203 No.9 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 425 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |