講演名 2013/1/24
SMYEOpenCLの実装と128コア上での評価実験(並列処理,集積回路とアーキテクチャの協創~新しいアプリケーション創造に向けたアーキテクチャ、回路技術の貢献~)
稗田 拓路, 江谷 典子, 西山 直樹, 谷口 徹, 冨山 宏之, グェン チュオン ソン, 近藤 正章, 曽我 武史, 平尾 智也, 井上 弘士,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) メニーコアアーキテクチャは,数十から数百個の低性能てはあるが小面積かつ低消費電力なコアを並列に駆動させることて,極めて高い並列処理性能を得ることが可能てある このことからメニーコアアーキテクチャは汎用計算機のみならず,組み込みシステムにおいても実用的な選択肢となりつつある そこて本稿ては,独立行政法人新エネルギー・産業技術総合開発機構(NEDO)のプロクラム『極低電力回路・システム技術開発(グリーンITプロジェクト)』において,組込みシステム向けメニーコアアーキテクチャを実現することを目指した『低消費電力メニーコア用アーキテクチャとコンパイラ技術』プロシェクトの研究により開発された, FPGAを用いたメニーコアアーキテクチャSMYLErefの評価環境の上に, SMYLEアーキテクチャ向けOpenCL環境てある SMYLEOpenCLの実装を行った評価実験において, FPGAポート上に構築された128コア搭載のSMYLErefアーキテクチャ上においてベンチマークプログラムを実行し,実装されたSMYLEOpenCLの有効性について示す
抄録(英) Many-core architecture can achieve highly parallel processing performance, which is derived from tens or hundreds of low performance, small area, and low power cores to work in parallel This advantage makes many-core a practical choice for embedded systems not only general computing systems In a program of "Extremely Low-power Circuits and Systems (Green IT Project)" sponsored by New Energy and Industrial Technology Development Organization (NEDO), an environment using FPGA in order to eval-uate SMYLEref architecture for many-core processor was developed as result of the research by a project of "many-core architecture for low energy consumption and its compiler technology" This paper describes SMYLE OpenCL, an OpenCL implementation for SMYLEref many-core architecture on the evaluation en-vironment In experiments, a number of benchmark programs are executed on SMYLEref architecture with 128 cores based on the FPGA evaluation environment to verify effectiveness of SMYLE OpenCL.
キーワード(和)
キーワード(英)
資料番号 Vol.2013-ARC-203 No.8
発行日

研究会情報
研究会 ICD
開催期間 2013/1/24(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) SMYEOpenCLの実装と128コア上での評価実験(並列処理,集積回路とアーキテクチャの協創~新しいアプリケーション創造に向けたアーキテクチャ、回路技術の貢献~)
サブタイトル(和)
タイトル(英) SMYLE OpenCL Implementation and Evaluations on 128 Cores
サブタイトル(和)
キーワード(1)(和/英)
第 1 著者 氏名(和/英) 稗田 拓路 / TAKUJI HIEDA
第 1 著者 所属(和/英) 立命館大学理工学部
College of Science and Engineering, Ritsumeikan University
第 2 著者 氏名(和/英) 江谷 典子 / NORIKO ETANI
第 2 著者 所属(和/英) 立命館大学理工学部
College of Science and Engineering, Ritsumeikan University
第 3 著者 氏名(和/英) 西山 直樹 / NAOKI NISHIYAMA
第 3 著者 所属(和/英) 立命館大学理工学部
College of Science and Engineering, Ritsumeikan University
第 4 著者 氏名(和/英) 谷口 徹 / ITTETSU TANIGUCHI
第 4 著者 所属(和/英) 立命館大学理工学部
College of Science and Engineering, Ritsumeikan University
第 5 著者 氏名(和/英) 冨山 宏之 / HIROYUKI TOMIYAMA
第 5 著者 所属(和/英) 立命館大学理工学部
College of Science and Engineering, Ritsumeikan University
第 6 著者 氏名(和/英) グェン チュオン ソン / TRUONG SON NGUYEN
第 6 著者 所属(和/英) 電気通信大学大学院情報システム学研究科
GraduateSchool of Information Systems, The Unlversity of Electro-Communications
第 7 著者 氏名(和/英) 近藤 正章 / MASAHIKO KONDO
第 7 著者 所属(和/英) 電気通信大学大学院情報システム学研究科
GraduateSchool of Information Systems, The Unlversity of Electro-Communications
第 8 著者 氏名(和/英) 曽我 武史 / TAKESHI SOGA
第 8 著者 所属(和/英) 九州大学大学院システム情報科学研究院
Department of Advanced Information Technology, Kyushu University
第 9 著者 氏名(和/英) 平尾 智也 / TOMOYA HIRAO
第 9 著者 所属(和/英) 九州大学大学院システム情報科学研究院
Department of Advanced Information Technology, Kyushu University
第 10 著者 氏名(和/英) 井上 弘士 / KOJI INOUE
第 10 著者 所属(和/英) 九州大学大学院システム情報科学研究院
Department of Advanced Information Technology, Kyushu University
発表年月日 2013/1/24
資料番号 Vol.2013-ARC-203 No.8
巻番号(vol) vol.112
号番号(no) 425
ページ範囲 pp.-
ページ数 6
発行日