| 講演名 | 2013/1/23 スピン注入書き込みMRAM技術の進展と、そのノーマリオフコンピューティング実現に対する効果(IEDM特集(先端CMOSテバイス・プロセス技術)) 與田 博明, 藤田 忍, 下村 尚治, 北川 英二, 安部 恵子, 野村 久美子, 野口 紘希, 伊藤 順一, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | スピン注入書き込みMRAMをキャッシュメモリに用いたプロセッサは、通常状態が常に電源オフである"ノーマリーオフコンピューティング"を可能とする近未来の新しいプロセッサである。ノーマリオフコンピューティングにより、プロセッサの低消費電力化を実現するためには、MTJへの書き込みの高速、低電流化が課題である。東芝は垂直磁化のMTJを用いることにより、ノーマリオフコンピューティングが実現可能な、高速、低電流で書き込み可能な垂直磁化MTJ技術を開発した。 |
| 抄録(英) | We propose a new processor using STT MRAMs as cache memories It enables "Normally-off computing", where the processor is normally power off In order to achieve power reduction by the normally-off computing, fast and low current writing to the MTJ is necessary We developed the MTJ technology using the perpendicular magnetization MTJ, whose write current pulses are fast and low enough to realize the normally-off computing. |
| キーワード(和) | MRAM / スピン注入 / MTJ / ノーマリーオフコンピューティンク |
| キーワード(英) | MRAM / spin transfer torque / MTJ / Normally-off computing |
| 資料番号 | SDM2012-148 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2013/1/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | スピン注入書き込みMRAM技術の進展と、そのノーマリオフコンピューティング実現に対する効果(IEDM特集(先端CMOSテバイス・プロセス技術)) |
| サブタイトル（和） | |
| タイトル（英） | Progress of STT-MRAM Technology and the Effect on Normally-off Computing Systems |
| サブタイトル（和） | |
| キーワード(1)（和/英） | MRAM / MRAM |
| キーワード(2)（和/英） | スピン注入 / spin transfer torque |
| キーワード(3)（和/英） | MTJ / MTJ |
| キーワード(4)（和/英） | ノーマリーオフコンピューティンク / Normally-off computing |
| 第 1 著者 氏名（和/英） | 與田 博明 / H. Ybda |
| 第 1 著者 所属（和/英） | (株)東芝 半導体研究開発センター Center For Semiconductor Research & Development, Toshiba Corporation, |
| 第 2 著者 氏名（和/英） | 藤田 忍 / S. Fujita |
| 第 2 著者 所属（和/英） | (株)東芝 研究開発センターLSI基盤技術ラボラトリー Corporate R&D Center, Toshiba Corporation |
| 第 3 著者 氏名（和/英） | 下村 尚治 / N. Shimomura |
| 第 3 著者 所属（和/英） | (株)東芝 研究開発センターLSI基盤技術ラボラトリー Corporate R&D Center, Toshiba Corporation |
| 第 4 著者 氏名（和/英） | 北川 英二 / E. Kitagawa |
| 第 4 著者 所属（和/英） | (株)東芝 研究開発センターLSI基盤技術ラボラトリー Corporate R&D Center, Toshiba Corporation |
| 第 5 著者 氏名（和/英） | 安部 恵子 / K. Abe |
| 第 5 著者 所属（和/英） | (株)東芝 研究開発センターLSI基盤技術ラボラトリー Corporate R&D Center, Toshiba Corporation |
| 第 6 著者 氏名（和/英） | 野村 久美子 / K. Nomura |
| 第 6 著者 所属（和/英） | (株)東芝 研究開発センターLSI基盤技術ラボラトリー Corporate R&D Center, Toshiba Corporation |
| 第 7 著者 氏名（和/英） | 野口 紘希 / K. Noguchi |
| 第 7 著者 所属（和/英） | (株)東芝 研究開発センターLSI基盤技術ラボラトリー Corporate R&D Center, Toshiba Corporation |
| 第 8 著者 氏名（和/英） | 伊藤 順一 / J. Ito |
| 第 8 著者 所属（和/英） | (株)東芝 研究開発センターLSI基盤技術ラボラトリー Corporate R&D Center, Toshiba Corporation |
| 発表年月日 | 2013/1/23 |
| 資料番号 | SDM2012-148 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 421 |
| ページ範囲 | pp.- |
| ページ数 | 2 |
| 発行日 | |