| 講演名 | 2013-01-24 超低消費電力断熱モード磁束量子パラメトロンを用いた論理回路のシミュレーションと動作実証(超伝導センシング基盤技術及びその応用,一般) 井上 健太, 竹内 尚輝, 江原 康平, 山梨 裕希, 吉川 信行, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 我々はポテンシャル変化をゆっくり,あるいは断熱的に行うことでエネルキー消費を劇的に低減することか出来る超低消費断熱モード磁束量子パラメトロン(Adiabatic Quantum-Flux-Parametron:AQFP)論理の研究を行っている.本研究において我々は基本的なAQFPゲートと全加算器を設計し,それらの動作をシミュレーションと測定の両方て確認した.AQFP1ビット全加算器は46個のJosephson接合数で構成されており,この値は従来の単一磁束量子(Rapid Single-Flux-Quantum:RSFQ)回路による全加算器の4分の1程度の接合数となっている.また,全加算器の側定においてシミュレーションと同程度の±27.8%という広いマージンが得られた. |
| 抄録(英) | We have been investigating an ultra-low-power adiabatic quantum-flux-parametron (AQFP) logic, the energy dissipation of which can be decreased by changing its potential energy slowly or adiabatically In the present study, we designed basic AQFP gates and an AQFP 1-bit full adder, and examined their operations through simulations and experiments The AQFP 1-bit full adder is composed of 46 Josephson Junctions, which is approximately one-quarter the number of a full adder using conventional rapid single-flux-quantum logic The measurement results indicated that the AQFP 1-bit full adder has a wide current bias margin of as large as ±27.8% |
| キーワード(和) | QFP / 断熱回路 / 超伝導テバイス / 低消費電力 / エネルギー効率 / 基本ゲート / 全加算器 |
| キーワード(英) | QFP / adiabatic circuits / superconducting devices / low power / energy efficiency / primitive gate / full adder |
| 資料番号 | SCE2012-31 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SCE |
|---|---|
| 開催期間 | 2013/1/17(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Superconductive Electronics (SCE) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 超低消費電力断熱モード磁束量子パラメトロンを用いた論理回路のシミュレーションと動作実証(超伝導センシング基盤技術及びその応用,一般) |
| サブタイトル（和） | |
| タイトル（英） | Simulation and Expenmental Demonstration of Logic Circuits Using an Ultra-low-power Adiabatic Quantum-Flux-Parametron |
| サブタイトル（和） | |
| キーワード(1)（和/英） | QFP / QFP |
| キーワード(2)（和/英） | 断熱回路 / adiabatic circuits |
| キーワード(3)（和/英） | 超伝導テバイス / superconducting devices |
| キーワード(4)（和/英） | 低消費電力 / low power |
| キーワード(5)（和/英） | エネルギー効率 / energy efficiency |
| キーワード(6)（和/英） | 基本ゲート / primitive gate |
| キーワード(7)（和/英） | 全加算器 / full adder |
| 第 1 著者 氏名（和/英） | 井上 健太 / Kenta INOUE |
| 第 1 著者 所属（和/英） | 横浜国立大学院工学府 Department of Electrical and Computer Eng , Yokohama National University |
| 第 2 著者 氏名（和/英） | 竹内 尚輝 / Naoki TAKEUCHI |
| 第 2 著者 所属（和/英） | 横浜国立大学院工学府 Department of Electrical and Computer Eng , Yokohama National University |
| 第 3 著者 氏名（和/英） | 江原 康平 / Kohei EHARA |
| 第 3 著者 所属（和/英） | 横浜国立大学院工学府 Department of Electrical and Computer Eng , Yokohama National University |
| 第 4 著者 氏名（和/英） | 山梨 裕希 / Yuki YAMANASHI |
| 第 4 著者 所属（和/英） | 横浜国立大学院工学府 Department of Electrical and Computer Eng , Yokohama National University |
| 第 5 著者 氏名（和/英） | 吉川 信行 / Nobuyuki Yoshikawa |
| 第 5 著者 所属（和/英） | 横浜国立大学院工学府 Department of Electrical and Computer Eng , Yokohama National University |
| 発表年月日 | 2013-01-24 |
| 資料番号 | SCE2012-31 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 408 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |