| 講演名 | 2013-01-16 機械語の複数部分を高速化するCPU密結合型ハードウェアアクセラレータ(応用設計, FPGA応用及び一般) 佐竹 俊亮, 石浦 菜岐佐, 田村 真平, 冨山 宏之, 神原 弘之, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では,機械語プログラムの指定区間をCPUと密結合するハードウェアアクセラレータに変換する手法において,複数の区間を処理対象にするためのハードウェア構成法を提案するそれぞれの区間をハードウェアに変換してCPUに並列接続するのではなく,一つのハードウェアモジュールが複数の区間の処理を実行できる構成をとる.これにより,複数の処理の間でハードウェア資源や制御が共有できるため,ハードウェアの利用効率が良くなる.また,プログラムの複数区間が合成可能になれば,アクセラレータからのソフトウェアサブルーチンの呼び出し等,複雑な制御構造を扱うことも可能になる. |
| 抄録(英) | This article presents an improvement over the hardware accelerator tightly coupled with a CPU While the previously proposed method assumes only a single fragment from a binary code to be synthesized into an accelerator, our method attempts to accelerate multiple fragments. Instead of connecting multiple acceleratos corresponding to the fragments in parallel, a single hardware module is synthesized which is capable of accelerating the multiple sections. This enables sharing of datapath resources as well as the control among multiple tasks, which makes the accelerator cost-efficient. Furthermore, the capability of handling multiple code fragments makes it possible to synthesize complex control structures, such as calling software subroutines from a hardware accelerator, into hardware. |
| キーワード(和) | 組み込みシステム / ハードウェア/ソフトウェア協調設計 / ハードウェアアクセラレータ / 高位合成 |
| キーワード(英) | embedded systems / hardware/software codesign / hardware accelerator / high-level synthesis |
| 資料番号 | VLD2012-119,CPSY2012-68,RECONF2012-73 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2013/1/9(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 機械語の複数部分を高速化するCPU密結合型ハードウェアアクセラレータ(応用設計, FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Speeding up Multiple Sections of Binary Code by Hardware Accelerator Tightly Coupled with CPU |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 組み込みシステム / embedded systems |
| キーワード(2)（和/英） | ハードウェア/ソフトウェア協調設計 / hardware/software codesign |
| キーワード(3)（和/英） | ハードウェアアクセラレータ / hardware accelerator |
| キーワード(4)（和/英） | 高位合成 / high-level synthesis |
| 第 1 著者 氏名（和/英） | 佐竹 俊亮 / SHUNSUKE Satake |
| 第 1 著者 所属（和/英） | 関西学院大学理工学部 Kwansei Gakum University |
| 第 2 著者 氏名（和/英） | 石浦 菜岐佐 / Nagisa ISHIURA |
| 第 2 著者 所属（和/英） | 関西学院大学理工学部 Kwansei Gakum University |
| 第 3 著者 氏名（和/英） | 田村 真平 / SHIMPEI Tamura |
| 第 3 著者 所属（和/英） | 関西学院大学理工学部 Kwansei Gakum University |
| 第 4 著者 氏名（和/英） | 冨山 宏之 / Hiroyuki TOMIYAMA |
| 第 4 著者 所属（和/英） | 立命館大学理工学部 Ritsumeikan University |
| 第 5 著者 氏名（和/英） | 神原 弘之 / Hiroyuki KANBARA |
| 第 5 著者 所属（和/英） | 京都高度技術研究所 ASTEM RI/KYOTO |
| 発表年月日 | 2013-01-16 |
| 資料番号 | VLD2012-119,CPSY2012-68,RECONF2012-73 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 377 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |