| 講演名 | 2013-01-16 再構成可能デバイスMPLDのアーキテクチャ評価(FPGAアーキテクチャー, FPGA応用及び一般) 山下 智也, 稲木 雅人, 谷川 一哉, 弘中 哲夫, 石黒 隆, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では再構成可能デバイス実現のためのアーキテクチャであるMPLDの詳細構造の評価検討を行う.MPLDは,多数の小容量メモリ間をアドレス線とデータ線の対(AD対)で実現した双方向線を用いて相互に接続した構成となっている.MPLDではこの小容量メモリをMLUTと呼び,論理を実現するLUTとして利用するほか, AD対同士をつなぐスイッチとして用いることでLUT間の配線としても利用する.そのため, MLUT当たりのAD対の数, AD対同士の接続パターンかMPLDにマッピングできる回路の規模,動作遅延に大きな影響を与える.そこで, MLUT当たりのAD対の数, AD対同士の接続パターンなどを変えた多様なMPLDアーキテクチャを仮定し,回路を構成するための特性の比較を行う. |
| 抄録(英) | In this paper, we discuss the detailed structure of MPLD, an architecture for realizing reconfigurable devices MPLD consists of small memories connected by pairs of address and data lines (AD pairs) These memories, called MLUTs, are used as LUTs to realize logic cells, and also switch blocks to realize wires between the logic cells Thus, the number of AD pairs per MLUT and the connection pattern among MLUTs by AD pairs greatly affect the performance and acceptable size of circuits mapped to the MPLD Therefore, we compare a variety of MPLD architectures, which have the different numbers of AD pairs per MLUT and the different connection patterns among MLUTs, in some metrics |
| キーワード(和) | MPLD / PLD / FPGA / アーキテクチャ / 配置配線 |
| キーワード(英) | MPLD / PLD / FPGA / architecture / Place-and-Route |
| 資料番号 | VLD2012-107,CPSY2012-56,RECONF2012-61 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 2013/1/9(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 再構成可能デバイスMPLDのアーキテクチャ評価(FPGAアーキテクチャー, FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Architecture Evaluation of a Reconfigurable Device MPLD |
| サブタイトル（和） | |
| キーワード(1)（和/英） | MPLD / MPLD |
| キーワード(2)（和/英） | PLD / PLD |
| キーワード(3)（和/英） | FPGA / FPGA |
| キーワード(4)（和/英） | アーキテクチャ / architecture |
| キーワード(5)（和/英） | 配置配線 / Place-and-Route |
| 第 1 著者 氏名（和/英） | 山下 智也 / Tomoya YAMASHITA |
| 第 1 著者 所属（和/英） | 広島市立大学大学院情報科学研究科情報工学専攻 Graduate School of Information Sciences, Hiroshima City University |
| 第 2 著者 氏名（和/英） | 稲木 雅人 / Masato INAGI |
| 第 2 著者 所属（和/英） | 広島市立大学大学院情報科学研究科情報工学専攻 Graduate School of Information Sciences, Hiroshima City University |
| 第 3 著者 氏名（和/英） | 谷川 一哉 / Kazuya TANIGAWA |
| 第 3 著者 所属（和/英） | 広島市立大学大学院情報科学研究科情報工学専攻 Graduate School of Information Sciences, Hiroshima City University |
| 第 4 著者 氏名（和/英） | 弘中 哲夫 / Tetsuo HIRONAKA |
| 第 4 著者 所属（和/英） | 広島市立大学大学院情報科学研究科情報工学専攻 Graduate School of Information Sciences, Hiroshima City University |
| 第 5 著者 氏名（和/英） | 石黒 隆 / Takashi ISHIGURO |
| 第 5 著者 所属（和/英） | 太陽誘電株式会社太陽誘電株式会社 Taiyo Yuden Co Ltd |
| 発表年月日 | 2013-01-16 |
| 資料番号 | VLD2012-107,CPSY2012-56,RECONF2012-61 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 376 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |