| 講演名 | 2013-01-17 FPGAアクセラレータと高位合成系を用いた三次元ステンシル計算の実装(FPGA計算応用, FPGA応用及び一般) 中村 芳大, 土肥 慶亮, 柴田 裕一郎, 小栗 清, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本研究では、高位合成系であるMaxeler Technologies社のMaxCompilerとその上位レイヤのフレームワークであるMaxGenFDを用いて、FPGAアクセラレータ上で動作するステンシル計算の設計を行ない、その性能や最適化処理の効果を評価した。その結果、1枚のFPGAチップを用いた環境で1秒間に1.5e+09の格子数を計算でき、最適化前の実装と比較し21.29倍、CPUの実装と比較し508倍の性能を確認した。また、最適化のための性能予測手法を提案し、予測値と実測値の比較を行なった、その結果、ステンシル計算を行なうパイプラインの周波数の上昇に伴い予測値と実測値の差の増加が認められ、高い周波数領域においてパイプラインストールの発生が示唆された。 |
| 抄録(英) | In this paper, we implemented a stencil computation kernel on an FPGA accelerator using MaxCompiler and MaxGenFD tools, which are a high-level synthesis compiler and its upper-layer framework. The performance evaluation results showed that an optimized system with one FPGA chip calculated 1.5e+09 grids per second, which is 21.29 and 5.08 times faster than baseline implementation and optimized CPU implementation, respectively. We also proposed and evaluated a performance estimation method for FPGA-based stencil computation. The difference between the estimated and measured performance was increased when the pipeline frequency of stencil computation was high, suggesting the pipeline stalls occurred due to the lack of data transfer throughput. |
| キーワード(和) | FPGA / FPGAアクセラレータ / 高位合成系 / ステンシル計算 |
| キーワード(英) | FPGA / acceleration / high-level synthesis / stencil computation |
| 資料番号 | VLD2012-133,CPSY2012-82,RECONF2012-87 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2013/1/9(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | FPGAアクセラレータと高位合成系を用いた三次元ステンシル計算の実装(FPGA計算応用, FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Implementation of 3-D stencil computation with an FPGA accelerator and a high level synthesis tool |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | FPGAアクセラレータ / acceleration |
| キーワード(3)（和/英） | 高位合成系 / high-level synthesis |
| キーワード(4)（和/英） | ステンシル計算 / stencil computation |
| 第 1 著者 氏名（和/英） | 中村 芳大 / Yoshihiro NAKAMURA |
| 第 1 著者 所属（和/英） | 長崎大学大学院工学研究科 Graduate School of Engineering, Nagasaki University |
| 第 2 著者 氏名（和/英） | 土肥 慶亮 / Keisuke DOHI |
| 第 2 著者 所属（和/英） | 長崎大学大学院工学研究科 Graduate School of Engineering, Nagasaki University |
| 第 3 著者 氏名（和/英） | 柴田 裕一郎 / Yuichiro SHIBATA |
| 第 3 著者 所属（和/英） | 長崎大学工学部 School of Engineering, Nagasaki University |
| 第 4 著者 氏名（和/英） | 小栗 清 / Kiyoshi OGURI |
| 第 4 著者 所属（和/英） | 長崎大学工学部 School of Engineering, Nagasaki University |
| 発表年月日 | 2013-01-17 |
| 資料番号 | VLD2012-133,CPSY2012-82,RECONF2012-87 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 375 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |