| 講演名 | 2013-01-17 UML図を用いた設計検証の自動化手法の開発(FPGA高位設計, FPGA応用及び一般) 狩野 大樹, 清水 尚彦, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 我々はハードウェア設計開発の効率向上を目的とし, UML図を用いて視覚的なハードウェア設計を行う手法を開発した.本論文ではハードウェア設計における設計検証を視覚的に行い自動化する手法を提案する.当設計手法では,ハードウェアとテストベンチ,そして設計対象のハードウェア仕様の制約条件をUML図を用いて視覚的に表す.次に我々が開発している検証ツールによって制約条件とシミュレーション結果を比較することで,ハードウェア設計から設計検証までの流れを自動化できる. |
| 抄録(英) | We develop the method for hardware design using UML diagram, in order to develop the hardware efficiently. We propose the method of automating design verification. We are developing the design verification tool In our method, first, we express "hardware", "test bench", and "constraint condition" of hardware using UML diagram Next, our design verification tool verified hardware using "simulation result" and "constraint condition". |
| キーワード(和) | UML図 / ハードウェア設計 / 設計検証 |
| キーワード(英) | UML diagram / Hardware Design / Design Verification |
| 資料番号 | VLD2012-131,CPSY2012-80,RECONF2012-85 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2013/1/9(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | UML図を用いた設計検証の自動化手法の開発(FPGA高位設計, FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | The Method for Automation of Design Verification using UML Diagram |
| サブタイトル（和） | |
| キーワード(1)（和/英） | UML図 / UML diagram |
| キーワード(2)（和/英） | ハードウェア設計 / Hardware Design |
| キーワード(3)（和/英） | 設計検証 / Design Verification |
| 第 1 著者 氏名（和/英） | 狩野 大樹 / Daiki KANOU |
| 第 1 著者 所属（和/英） | 東海大学 Tokai University |
| 第 2 著者 氏名（和/英） | 清水 尚彦 / Naohiko SHIMIZU |
| 第 2 著者 所属（和/英） | 東海大学:IP ARCH, Inc Tokai University:IP ARCH, Inc |
| 発表年月日 | 2013-01-17 |
| 資料番号 | VLD2012-131,CPSY2012-80,RECONF2012-85 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 375 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |