| 講演名 | 2013-01-17 ホストから複数リンクを用いた低遅延ネットワークトポロジ(計算機システム, FPGA応用及び一般) 河野 隆太, 藤原 一毅, 松谷 宏紀, 天野 英晴, 鯉渕 道紘, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | ハイパフォーマンスコンピューティング(HPC)システム上での並列アプリケーションに対して,ホスト間の通信遅延が重大な問題となっている.そのため,高次元スイッチを用いた高基数のトポロジとしてHPCシステムを構築することが必要である.これまでの我々の研究では,高次元スイッチを用いたトポロジを構成する際に,規則的なトポロジにランダムなスイッチ間リンクを付加する方法を提案した.本研究では従来の提案を拡張し,複数リンクを単一ホストと複数のスイッチとの問に付加した.ブリットレベルシミュレーションにより,ランダムホストリンクを用いた我々のトポロジは,リンク集約を用いた従来のトポロジに比べ,スループットを同程度維持しつつ,レイテンシを最大49%減少させた. |
| 抄録(英) | End-to-end network latency has become an important issue for parallel application on large-scale High Performance Computing (HPC) systems. It is thus necessary to build HPC systems as high-degree topologies by using high-radix switches. We have recently proposed a method to build topologies with such switches by adding random switch-to-switch links on a base regular topology. In this report, we extend the method by adding multiple links between a single host and multiple switches. Results obtained with flit-level discrete event simulation show that our random host-link topologies achieved comparable throughput with latency up to 49% lower than that of baseline topologies with link aggregation. |
| キーワード(和) | トポロジ / 相互接続網 / ハイパフォーマンスコンピュティング / 高次元スイッチ |
| キーワード(英) | Topology / interconnection networks / high performance computing / high-radix switches |
| 資料番号 | VLD2012-128,CPSY2012-77,RECONF2012-82 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2013/1/9(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ホストから複数リンクを用いた低遅延ネットワークトポロジ(計算機システム, FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Low latency network topology using multiple links at each host |
| サブタイトル（和） | |
| キーワード(1)（和/英） | トポロジ / Topology |
| キーワード(2)（和/英） | 相互接続網 / interconnection networks |
| キーワード(3)（和/英） | ハイパフォーマンスコンピュティング / high performance computing |
| キーワード(4)（和/英） | 高次元スイッチ / high-radix switches |
| 第 1 著者 氏名（和/英） | 河野 隆太 / Ryuta KAWANO |
| 第 1 著者 所属（和/英） | 慶應義塾大学 Keio University |
| 第 2 著者 氏名（和/英） | 藤原 一毅 / Ikki FUJIWARA |
| 第 2 著者 所属（和/英） | 国立情報学研究所:JST National Institute of Informatics:JST |
| 第 3 著者 氏名（和/英） | 松谷 宏紀 / Hiroki MATSUTANI |
| 第 3 著者 所属（和/英） | 慶應義塾大学 Keio University |
| 第 4 著者 氏名（和/英） | 天野 英晴 / Hideharu AMANO |
| 第 4 著者 所属（和/英） | 慶應義塾大学 Keio University |
| 第 5 著者 氏名（和/英） | 鯉渕 道紘 / Michihiro KOIBUCHI |
| 第 5 著者 所属（和/英） | 国立情報学研究所:JST National Institute of Informatics:JST |
| 発表年月日 | 2013-01-17 |
| 資料番号 | VLD2012-128,CPSY2012-77,RECONF2012-82 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 375 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |