| 講演名 | 2013-01-17 リング接続を利用しデータ移動を最小限にするアクセラレータの提案(計算機アーキテクチャー, FPGA応用及び一般) 関 賀, 姚 駿, 中島 康彦, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 我々は、画像処理や科学技術計算に向けて、LAPP等のループイタレーション間に依存関係が無い命令列を写像して高速実行するアクセラレータを提案してきた。しかし、LAPPは単一メモリ構造のため、ストアデータ伝播距離が長い、バスの本数が多いなどの問題点があり、電力効率の向上を妨害している。本論文では、メモリ参照命令の写像の自由度をさらに向上させるとともに、メモリ上のデータの移動を最小限に抑えるために各演算器とシングルポートメモリを組にした構造をリンク接続し、従来、最内ループの完了と同時にメモリ内容の入れ替えが必要であった従来の実行方法から命令写像をローテーションする方法に変更することでメモリ内容の入れ替えを最小限に抑える仕組みを提案する。本提案されるアクセラレータ構造により、メモリデータを演算器に供給するためのデータパスを大幅に削減するだけでなく、同じプロクラムでも、LAPPと比較して、演算器アレイの段数と伝播レジスタを削減できる。更に提案されるアクセラレータの高性能化と低電力化も実現できると考えられる。 |
| 抄録(英) | |
| キーワード(和) | アクセラレータ / 協同処理 / データ移動 / 命令ローテーション |
| キーワード(英) | |
| 資料番号 | VLD2012-123,CPSY2012-72,RECONF2012-77 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2013/1/9(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | リング接続を利用しデータ移動を最小限にするアクセラレータの提案(計算機アーキテクチャー, FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | An Accelerator with minimal data transferring using ring connections |
| サブタイトル（和） | |
| キーワード(1)（和/英） | アクセラレータ |
| キーワード(2)（和/英） | 協同処理 |
| キーワード(3)（和/英） | データ移動 |
| キーワード(4)（和/英） | 命令ローテーション |
| 第 1 著者 氏名（和/英） | 関 賀 / He GUAN |
| 第 1 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 第 2 著者 氏名（和/英） | 姚 駿 / Jun YAO |
| 第 2 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 第 3 著者 氏名（和/英） | 中島 康彦 / Yasuhiko NAKASHIMA |
| 第 3 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 発表年月日 | 2013-01-17 |
| 資料番号 | VLD2012-123,CPSY2012-72,RECONF2012-77 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 375 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |