| 講演名 | 2013-01-16 薄膜BOX-SOIにおける基板バイアス効果を利用した動的なマルチVth設計の検討(物理設計, FPGA応用及び一般) 網代 慎也, 工藤 優, 宇佐美 公良, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 薄膜BOX-SOI(Silicon on Thin BOX SOTB)というFD-SOIデバイスは04Vという超低電圧で動作し,基板バイアス効果によりトランジスタの閾値を大きく変動させることが可能である.本研究ではこの特性を利用し高閾値のみで構成された回路を設計した後,使用時には回路内の高速動作を必要とする部分のみを基板バイアス効果により閾値を下げることにより,ウェハの製造工程を増やすことなくマルチVthを実現する手法を提案する.提案手法により32ビット加算回路を設計した結果,通常閾値のみの回路に比べ遅延時間を増やすことなく約43%のリーク電力を削減可能であることが分かった. |
| 抄録(英) | Silicon on thin BOX(SOTB) is an FD-SOI device being possible to operate with ultra-low voltage of 0 4V and greatly change the threshold voltage of a transistor by body biasing. In this research, we propose a design technique that realizes multi-vth using body biasing. In this technique, after designing the circuit which consists of only high threshold transistors, the threshold voltage is lowered only at the area which needs high-speed operation by applying body bias. Results of applying the proposed technique to 32bit adder design showed that leakage power can be reduced by approximately 43% without increasing delay time compared with the circuit with only normal threshold voltage. |
| キーワード(和) | SOI / 薄膜BOX / 基板バイアス / マルチVth / リーク電力 |
| キーワード(英) | SOI / Thin BOX / Body Bias / Multi-Vth / Leakage power |
| 資料番号 | VLD2012-120,CPSY2012-69,RECONF2012-74 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2013/1/9(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 薄膜BOX-SOIにおける基板バイアス効果を利用した動的なマルチVth設計の検討(物理設計, FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Dynamic Multi-Vth Control Using Body Biasing in Silicon on Thin Buried Oxide(SOTB) |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SOI / SOI |
| キーワード(2)（和/英） | 薄膜BOX / Thin BOX |
| キーワード(3)（和/英） | 基板バイアス / Body Bias |
| キーワード(4)（和/英） | マルチVth / Multi-Vth |
| キーワード(5)（和/英） | リーク電力 / Leakage power |
| 第 1 著者 氏名（和/英） | 網代 慎也 / Shinya AJIRO |
| 第 1 著者 所属（和/英） | 芝浦工業大学 Shibaura Institute of Technology |
| 第 2 著者 氏名（和/英） | 工藤 優 / Masaru KUDO |
| 第 2 著者 所属（和/英） | 芝浦工業大学 Shibaura Institute of Technology |
| 第 3 著者 氏名（和/英） | 宇佐美 公良 / Kimiyoshi USAMI |
| 第 3 著者 所属（和/英） | 芝浦工業大学 Shibaura Institute of Technology |
| 発表年月日 | 2013-01-16 |
| 資料番号 | VLD2012-120,CPSY2012-69,RECONF2012-74 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 375 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |