| 講演名 | 2013-01-16 SD数の2値符号化による算術演算回路の最適化設計と性能評価(回路設計, FPGA応用及び一般) 小林 拓矢, 茂木 和弘, 魏 書剛, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 冗長な数表現を持つSD (Signed-Digit)数の一つである冗長2進表現をディジタル回路に用いるには,各桁で用いられる3値{-1, 0, 1}を2ビット{0, 1}で符号化する必要がある.また,この2ビットへの変換には多くの組み合わせがあり,算術演算回路の性能に大きな影響を与える.本研究では2値符号の組み合わせを変え,すべての符号で加算回路と剰余乗算回路の設計と評価を行った.その結果,符号により回路性能に大きな差が生じたことが分かった.この結果から,各符号の特性を考察し,加算回路と剰余乗算回路で最適な2値符号の組み合わせを明らかにした. |
| 抄録(英) | Signed-Digit (SD) has a redundancy by using {-1, 0, 1}. By applying the redundant binary representation to arithmetic circuits, arithmetic operations provide high performance. In order to use the SD number into the arithmetic circuits, binary coding for the SD number is necessary. Combinations of the binary code have a great influence on the performance of arithmetic circuits. In this paper, we consider the most optimal mapping of the binary code to the SD number for arithmetic circuits. From the experimental results, we have the most optimal combination of binary code for the modular SD adders and multipliers. |
| キーワード(和) | Signed-Digit(SD)数 / 剰余数系 / 余剰SD数加算 / 剰余SD数乗算 / 2値符号化 |
| キーワード(英) | Signed-Digit(SD) number / residue number system / SD modulo addition / SD modulo multiplication / Binary coding |
| 資料番号 | VLD2012-114,CPSY2012-63,RECONF2012-68 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2013/1/9(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | SD数の2値符号化による算術演算回路の最適化設計と性能評価(回路設計, FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Optimal Design and Performance Evaluation of Residue Arithmetic Circuits with a Binary Coding of Signed-Digit Number |
| サブタイトル（和） | |
| キーワード(1)（和/英） | Signed-Digit(SD)数 / Signed-Digit(SD) number |
| キーワード(2)（和/英） | 剰余数系 / residue number system |
| キーワード(3)（和/英） | 余剰SD数加算 / SD modulo addition |
| キーワード(4)（和/英） | 剰余SD数乗算 / SD modulo multiplication |
| キーワード(5)（和/英） | 2値符号化 / Binary coding |
| 第 1 著者 氏名（和/英） | 小林 拓矢 / Takuya KOBAYASHI |
| 第 1 著者 所属（和/英） | 群馬大学大学院工学研究科生産システム工学専攻 Department of Production Science and Technology, Graduate School of Engineering, Gunma University |
| 第 2 著者 氏名（和/英） | 茂木 和弘 / Kazuhiro MOTEGI |
| 第 2 著者 所属（和/英） | 群馬大学大学院工学研究科生産システム工学専攻 Department of Production Science and Technology, Graduate School of Engineering, Gunma University |
| 第 3 著者 氏名（和/英） | 魏 書剛 / Shugang WEI |
| 第 3 著者 所属（和/英） | 群馬大学大学院工学研究科生産システム工学専攻 Department of Production Science and Technology, Graduate School of Engineering, Gunma University |
| 発表年月日 | 2013-01-16 |
| 資料番号 | VLD2012-114,CPSY2012-63,RECONF2012-68 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 375 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |