講演名 2013-01-16
並列インデックス生成器を用いたIPv6検索アーキテクチャに関して(FPGA回路, FPGA応用及び一般)
中原 啓貴, 笹尾 勤, 松浦 宗寛,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) インターネットの爆発的な普及により,ルータの消費電力が問題になっている一方で,トラフィックは増加し続けている.従って,高速かつ低消費電力なIP検索アーキテクチャが必要である.また, IPv4アドレスの枯渇により,次世代IPv6が急速に普及している.本論文では,メモリをベースにしたIPv6検索アーキテクチャを実現する.IPv6のプレフィックスを直接メモリで実現した場合,メモリ量が指数関数的に爆発していまい,実現できない.本論文では,並列インデックス生成器を用いてIPv6検索アーキテクチャを実現する.既存の手法との比較を行い,並列インデックス生成器が高速かつコンパクトであることを示す.
抄録(英) This paper shows an area-efficiency and high-performance architecture for the IPv6 lookup using parallel index generation units (IGUs) and a priority encoder. To reduce the size of memory for the IGU, we adopt a liner transform and a row-shift decomposition. Also, this paper shows a design method for parallel IGUs with given prefixes. Experimental shows that, as for the normalized area and lookup speed, our architecture outperforms existing FPGA realizations.
キーワード(和)
キーワード(英)
資料番号 VLD2012-111,CPSY2012-60,RECONF2012-65
発行日

研究会情報
研究会 VLD
開催期間 2013/1/9(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) 並列インデックス生成器を用いたIPv6検索アーキテクチャに関して(FPGA回路, FPGA応用及び一般)
サブタイトル(和)
タイトル(英) An Architecture for IPv6 Lookup Using Parallel Index Generation Units
サブタイトル(和)
キーワード(1)(和/英)
第 1 著者 氏名(和/英) 中原 啓貴 / Hiroki NAKAHARA
第 1 著者 所属(和/英) 鹿児島大学大学院理工学研究科電気電子工学専攻
Faculty of Engineering, Kagoshima University
第 2 著者 氏名(和/英) 笹尾 勤 / Tsutomu SASAO
第 2 著者 所属(和/英) 九州工業大学大学院情報工学府情報創成工学専攻
Department of Creative Informatics, Kyushu Institute of Technology
第 3 著者 氏名(和/英) 松浦 宗寛 / Munehiro MATSUURA
第 3 著者 所属(和/英) 九州工業大学大学院情報工学府情報創成工学専攻
Department of Creative Informatics, Kyushu Institute of Technology
発表年月日 2013-01-16
資料番号 VLD2012-111,CPSY2012-60,RECONF2012-65
巻番号(vol) vol.112
号番号(no) 375
ページ範囲 pp.-
ページ数 6
発行日