| 講演名 | 2013-01-16 Altera FPGAにおけるGALS-NoCとその設計手法(FPGAアーキテクチャー, FPGA応用及び一般) 方波見 英基, 齋藤 寛, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿ではアルテラ社のField Programmable Gate Array(FPGA)を対象としたGlobally-Asynchronous Locally-Synchronous Network-on-Chip(GALS-NoC)のアーキテクチャとその設計手法を提案する.GALS-NoCでは,マイクロプロセッサ等からなる各ノードは,独自のクロック信号によって制御することができる.ノード間の通信は要求・応答信号による非同期通信である.そのため, GALS-NoCは高性能,低消費電力を実現することが期待できる.実験では, GALS-NoC, マルチクロックNoC, シングルクロックNoCの3種類のNoCを実装し,面積,性能,消費電力,消費エネルギーを評価し比較することで, GALS-NoCの優位性や問題点を明らかにする. |
| 抄録(英) | This paper proposes a design method for a Globally-Asynchronous Locally-Synchronous Net-work-on-Chip (GALS-NoC) on Altera field programmable gate array (FPGA). In GALS-NoC, each NoC node such as a processor can be operated with independent clock signal. The communication is performed asynchronously without using a global clock signal. Hence, GALS-NoC is potentially high performance and low power In the experiments, this paper evaluates the area, performance, power consumption, and energy consumption of the designed GALS-NoC comparing with a single clock NoC and a multi clock NoC. |
| キーワード(和) | ネットワークオンチップ / FPGA / GALS-NoC |
| キーワード(英) | Network-on-Chip / FPGA / GALS-NoC |
| 資料番号 | VLD2012-108,CPSY2012-57,RECONF2012-62 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2013/1/9(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Altera FPGAにおけるGALS-NoCとその設計手法(FPGAアーキテクチャー, FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | A Design Method of Network-on-Chip Architecture for FPGA |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ネットワークオンチップ / Network-on-Chip |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | GALS-NoC / GALS-NoC |
| 第 1 著者 氏名（和/英） | 方波見 英基 / Hideki KATABAMI |
| 第 1 著者 所属（和/英） | 会津大学大学院コンピュータ理工学研究科 Graduate School of Computer Science and Engineering, the University of Aizu |
| 第 2 著者 氏名（和/英） | 齋藤 寛 / Hiroshi SAITO |
| 第 2 著者 所属（和/英） | 会津大学大学院コンピュータ理工学研究科 Graduate School of Computer Science and Engineering, the University of Aizu |
| 発表年月日 | 2013-01-16 |
| 資料番号 | VLD2012-108,CPSY2012-57,RECONF2012-62 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 375 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |