講演名 2013-03-14
大規模FPGAを用いた規模拡張可能な高速ネットワーク侵入検知システムの開発(ディペンダブルシステム,組込み技術とネットワークに関するワークショップETNET2013)
関山 守, 戸田 賢二, 神徳 徹雄,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 大規模FPGAを用いた高速ネットワークテストベッド上にSnortルールによるネットワーク侵入検知システムのパターンマッチング回路を実装した.高速ネットワーク上における侵入検知の実時間処理を可能とするシステムであり、複数回路の並列実装による規模拡張可能性を実現することにより10Gbpsを超える速度での処理を可能にした.
抄録(英) We developed intrusion detection system (IDS), that uses pattern matching circuit for Snort rules, on a high-performance FPGA testbed board with six 10GbE ports. The developed system can process intrusion detection on three 10GbE data streams individually. We also realized real-time IDS processing on three 10GbE data streams.
キーワード(和) FPGA / 侵入検知 / 10Gビットイーサ / Snort
キーワード(英) FPGA / Intrusion Detection / 10G bit Ethernet / Snort
資料番号 CPSY2012-96,DC2012-102
発行日

研究会情報
研究会 CPSY
開催期間 2013/3/6(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Computer Systems (CPSY)
本文の言語 JPN
タイトル(和) 大規模FPGAを用いた規模拡張可能な高速ネットワーク侵入検知システムの開発(ディペンダブルシステム,組込み技術とネットワークに関するワークショップETNET2013)
サブタイトル(和)
タイトル(英) Development of High speed Network Intrusion Detection System with High Scalability Using High-performance FPGA
サブタイトル(和)
キーワード(1)(和/英) FPGA / FPGA
キーワード(2)(和/英) 侵入検知 / Intrusion Detection
キーワード(3)(和/英) 10Gビットイーサ / 10G bit Ethernet
キーワード(4)(和/英) Snort / Snort
第 1 著者 氏名(和/英) 関山 守 / Mamoru SEKIYAMA
第 1 著者 所属(和/英) (独) 産業技術総合研究所
National Institute of Advanced Industrial Science and Technology (AIST)
第 2 著者 氏名(和/英) 戸田 賢二 / Kenji TODA
第 2 著者 所属(和/英) (独) 産業技術総合研究所
National Institute of Advanced Industrial Science and Technology (AIST)
第 3 著者 氏名(和/英) 神徳 徹雄 / Tetsuo KOTOKU
第 3 著者 所属(和/英) (独) 産業技術総合研究所
National Institute of Advanced Industrial Science and Technology (AIST)
発表年月日 2013-03-14
資料番号 CPSY2012-96,DC2012-102
巻番号(vol) vol.112
号番号(no) 481
ページ範囲 pp.-
ページ数 5
発行日