| 講演名 | 2013/3/6 リアルタイム組込みシステム向けのリソースパーティショニング用ハードウェア支援技術の開発(プロセッサ・ハードウェア,組込み技術とネットワークに関するワークショップETNET2013) 本村 哲朗, 近藤 雄樹, 山田 哲也, 高田 雅士, 仁藤 拓実, 野尻 徹, 十山 圭介, 斎藤 靖彦, 西博 史, 佐藤 未来子, 並木 美太郎, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 今日の組込みシステムは,リアルタイム制御と情報処理のような独立の複数の機能を扱う必要があり,マルチコア上への搭載が有効である.この時,リソース保護のため,仮想化の一技術であるリソースパーティショニングが必要となる.我々は,リアルタイム性の実現に向けリソースパーティショニングのオーバヘッドを削減する,ハードウェア支援技術ExVisor/XVSを開発した.その主要技術は物理アドレス管理モジュールPAM*で,組込みシステムのメモリ利用方法の特徴を活かした階層のないページテーブルによるダイレクトなアドレス変換で高速化を図る.RTLシミュレーションとFPGA実装で評価を行った結果,シングルコアと比較してリソースアクセス時のオーバヘッドは高々5.6%であることを確認した.*PAM:Physical Address Management module |
| 抄録(英) | Today's embedded systems require multiple functions such as real-time control and information technology and integrating these functions on a multi-core processor is one effective solution. However, this increases overhead as it is necessary to partition resources in this approach to protect them. We developed hardware support called ExVisor/XVS to reduce the overhead of partitioning resources to achieve real-time characteristics. This features a physical address management module (PAM) that uses direct address translation by using a single level page table based on an embedded system's memory usage. We evaluated the overhead in a virtual machine's (VM) resource access through register transfer level (RTL)simulation and implementation on a field-programmable gate array (FPGA), and it was only less than 5.6% compared with the resource access time by a single core processor. |
| キーワード(和) | |
| キーワード(英) | |
| 資料番号 | Vol.2013-SLDM-160 No.28,Vol.2013-EMB-28 No.28 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 2013/3/6(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | リアルタイム組込みシステム向けのリソースパーティショニング用ハードウェア支援技術の開発(プロセッサ・ハードウェア,組込み技術とネットワークに関するワークショップETNET2013) |
| サブタイトル（和） | |
| タイトル（英） | Hardware Support for Resource Partitioning in Real-Time Embedded System |
| サブタイトル（和） | |
| キーワード(1)（和/英） | |
| 第 1 著者 氏名（和/英） | 本村 哲朗 / Tetsuro Honmura |
| 第 1 著者 所属（和/英） | (株)日立製作所 中央研究所 Hitachi Ltd., Central Research Laboratory |
| 第 2 著者 氏名（和/英） | 近藤 雄樹 / Yuki Kondoh |
| 第 2 著者 所属（和/英） | (株)日立製作所 中央研究所 Hitachi Ltd., Central Research Laboratory |
| 第 3 著者 氏名（和/英） | 山田 哲也 / Tetsuya Yamada |
| 第 3 著者 所属（和/英） | (株)日立製作所 中央研究所 Hitachi Ltd., Central Research Laboratory |
| 第 4 著者 氏名（和/英） | 高田 雅士 / Masashi Takada |
| 第 4 著者 所属（和/英） | (株)日立製作所 中央研究所 Hitachi Ltd., Central Research Laboratory |
| 第 5 著者 氏名（和/英） | 仁藤 拓実 / Takumi Nitoh |
| 第 5 著者 所属（和/英） | (株)日立製作所 中央研究所 Hitachi Ltd., Central Research Laboratory |
| 第 6 著者 氏名（和/英） | 野尻 徹 / Tohru Nojiri |
| 第 6 著者 所属（和/英） | (株)日立製作所 中央研究所 Hitachi Ltd., Central Research Laboratory |
| 第 7 著者 氏名（和/英） | 十山 圭介 / Keisuke Toyama |
| 第 7 著者 所属（和/英） | (株)日立製作所 中央研究所 Hitachi Ltd., Central Research Laboratory |
| 第 8 著者 氏名（和/英） | 斎藤 靖彦 / Yasuhiko Saitoh |
| 第 8 著者 所属（和/英） | ルネサスエレクトロニクス(株) Renesas Electronics Corporation |
| 第 9 著者 氏名（和/英） | 西博 史 / Hirofumi Nishi |
| 第 9 著者 所属（和/英） | ルネサスエレクトロニクス(株) Renesas Electronics Corporation |
| 第 10 著者 氏名（和/英） | 佐藤 未来子 / Mikiko Satoh |
| 第 10 著者 所属（和/英） | 東京農工大学 大学院 工学研究院 Tokyo University of Agriculture and Technology, Graduate School of Engineering |
| 第 11 著者 氏名（和/英） | 並木 美太郎 / Mitaro Namiki |
| 第 11 著者 所属（和/英） | 東京農工大学 大学院 工学研究院 Tokyo University of Agriculture and Technology, Graduate School of Engineering |
| 発表年月日 | 2013/3/6 |
| 資料番号 | Vol.2013-SLDM-160 No.28,Vol.2013-EMB-28 No.28 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 481 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |