| 講演名 | 2013-03-06 レジスタビット反転を用いた経年劣化に強靭な多重化回路(ディペンダブル(2),システムオンシリコンを支える設計技術) 岡田 翔伍, 増田 政基, 姚 駿, 嶋田 創, 小林 和淑, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年,製造技術の進歩により微細化が進み,その影響でソフトエラー率が上昇し,様々なソフトエラー対策がなされている。対策のひとつとして,多重化によりソフトエラー対策を行ったプロセッサがあげられる。しかし,多重化回路の各回路で同等の回路構造を持つことは,経年劣化によるエラーが同箇所に同時期に発生する確率が増加する。本稿では,ソフトエラーに加えて,経年劣化によるエラーにも強靭な多重化パイプラインプロセッサを180nmプロセスで設計を行った結果を報告する。設計したプロセッサは,一方のパイプラインは通常のFF,ビット反転FFを使用し設計した。ビット反転FFを使用して設計することのより,クリティカルパス遅延は変化せず,ビット反転FFを使用したプロセッサは2.0%の面積オーバヘッド,消費電力は1.0%の増加で実現できた。ビット反転回路ではクリティカルパスの経年劣化の影響の受けかたが異なり,同時期に,同箇所にエラーが発生する確率が低くなった。 |
| 抄録(英) | Soft-error rates are becoming larger due to process scaling. Various ways to predict soft-error rates are being tried. A multiple modular processor is designed for soft-error tolerance. However, if there are equivalent circuit structures in the processor, the error by wearout at the same time increase. In this paper, we propose a robust redundant circuit structure with a multiple modular processor with reversing register values. It has a pipeline with normal DFFs and a pipeline with reversing register values FF. A pipeline with reversing register values FF has only 1.02x area and 1.01x power. The pipeline with reversing register values FF has a different tendency to get wearout from the pipeline with normal DFFs. Thus the error rate by wearout at the same time decrease. |
| キーワード(和) | 多重化回路 / 経年劣化 / レジスタのビット反転 / ソフトエラー |
| キーワード(英) | Redundant Circuit / Wearout / Reversing Register Values / Soft Error |
| 資料番号 | VLD2012-162 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2013/2/25(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | レジスタビット反転を用いた経年劣化に強靭な多重化回路(ディペンダブル(2),システムオンシリコンを支える設計技術) |
| サブタイトル（和） | |
| タイトル（英） | Robust Redundant Circuit Structure to Mitigate Wearout by Reversing Register Values |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 多重化回路 / Redundant Circuit |
| キーワード(2)（和/英） | 経年劣化 / Wearout |
| キーワード(3)（和/英） | レジスタのビット反転 / Reversing Register Values |
| キーワード(4)（和/英） | ソフトエラー / Soft Error |
| 第 1 著者 氏名（和/英） | 岡田 翔伍 / Shogo OKADA |
| 第 1 著者 所属（和/英） | 京都工芸繊維大学 Kyoto Institute of Technology |
| 第 2 著者 氏名（和/英） | 増田 政基 / Masaki MASUDA |
| 第 2 著者 所属（和/英） | 京都工芸繊維大学 Kyoto Institute of Technology |
| 第 3 著者 氏名（和/英） | 姚 駿 / Jun YAO |
| 第 3 著者 所属（和/英） | 奈良先端大学院大学:JST, CREST Nara Institute of Science and Technology:JST,CREST |
| 第 4 著者 氏名（和/英） | 嶋田 創 / Hajime SHIMADA |
| 第 4 著者 所属（和/英） | 奈良先端大学院大学:JST, CREST Nara Institute of Science and Technology:JST,CREST |
| 第 5 著者 氏名（和/英） | 小林 和淑 / Kazutoshi KOBAYASHI |
| 第 5 著者 所属（和/英） | 京都工芸繊維大学:JST, CREST Kyoto Institute of Technology:JST,CREST |
| 発表年月日 | 2013-03-06 |
| 資料番号 | VLD2012-162 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 451 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |