| 講演名 | 2013-03-06 フォールト解析対策回路を対象としたハードウェアトロイの実装と評価(ディペンダブル(2),システムオンシリコンを支える設計技術) 塚平 峻矢, 松島 大祐, 熊木 武志, 吉川 雅弥, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年,リバースエンジニアリング等の技術の進歩に伴い,ハードウェアトロイの脅威が顕在化してきた.ハードウェアトロイとは,あらかじめ定めた発症条件をトリガとして,ユーザに気づかれずにシステムの停止,重要情報の流出等の破壊工作を行うハードウェアウイルスで,機密情報を保持する暗号回路を対象とする場合が多い.一方で,暗号回路は,不正攻撃に対する対策回路を用いるが,先行研究では,無対策の暗号回路に対してのハードウェアトロイが報告されている.そこで本研究では,代表的な対策方式であるフォールト解析対策回路を対象としてハードウェアトロイを新たに考案し, FPGAに実装した評価実験により有用性を実証した. |
| 抄録(英) | Recently, the threat of hardware Trojans in forged integrated circuits has become serious problem due to the advancement of reverse-engineering technologies. The hardware Trojan is a malicious hardware virus that is incorporated into the LSI circuit. When the hardware Trojan trigger is actuated, the LSI performs subversive operations, such as the leaking of important information. Almost all previous studies on a hardware Trojan focus on cryptographic circuits. because confidential information is generally protected using a cryptographic circuit. These previous studies adopted non-countermeasure circuits, although countermeasure circuits against illegal attacks are often used as cryptographic circuits in general. Therefore, this study proposes a new hardware Trojan for counteraieasure circuits. Experimental results using FPGA show the threat of the proposed hardware Trojan. |
| キーワード(和) | フォールト解析 / 対策回路 / ハードウェアトロイ |
| キーワード(英) | Fault Analysis / AES / Countermeasure Circuit / Hardware Trojan |
| 資料番号 | VLD2012-161 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2013/2/25(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | フォールト解析対策回路を対象としたハードウェアトロイの実装と評価(ディペンダブル(2),システムオンシリコンを支える設計技術) |
| サブタイトル（和） | |
| タイトル（英） | Trojan Circuit for Fault Analysis Countermeasure and its Implementation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | フォールト解析 / Fault Analysis |
| キーワード(2)（和/英） | 対策回路 / AES |
| キーワード(3)（和/英） | ハードウェアトロイ / Countermeasure Circuit |
| 第 1 著者 氏名（和/英） | 塚平 峻矢 / Takaya TSUKADAIRA |
| 第 1 著者 所属（和/英） | 名城大学理工学研究科 Dept. of Science and Engineering, Meijo University |
| 第 2 著者 氏名（和/英） | 松島 大祐 / Daisuke MATSUSHIMA |
| 第 2 著者 所属（和/英） | 名城大学理工学研究科 Dept. of Science and Engineering, Meijo University |
| 第 3 著者 氏名（和/英） | 熊木 武志 / Takeshi KUMAKI |
| 第 3 著者 所属（和/英） | 立命館大学理工学部 Dept. of Science and Engineering, Ritsumeikan University |
| 第 4 著者 氏名（和/英） | 吉川 雅弥 / Masaya YOSHIKAWA |
| 第 4 著者 所属（和/英） | 名城大学理工学研究科 Dept. of Science and Engineering, Meijo University |
| 発表年月日 | 2013-03-06 |
| 資料番号 | VLD2012-161 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 451 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |