| 講演名 | 2013-03-06 故障確率を考慮した階層型フォールト解析とその実装評価(ディペンダブル(2),システムオンシリコンを支える設計技術) 後藤 輝, 吉川 雅弥, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 機密情報を扱う電子デバイスでは,AESなどの標準暗号アルゴリズムによってデータを暗号化する事で安全性を確保している.しかし近年,暗号化処理中に故意に故障を起こし,内部の機密情報を解析するフォールト解析が問題となっている.フォールト解析については,いくつかの方法が提案されている.そこで本研究では,2つのフォールト解析手法を相補的に組み合わせた高精度の階層型フォールト解析手法を新たに提案する.また,故障発生確率を考慮した階層型フォールト解析シミュレータを開発する.さらに評価実験により,提案解析手法と開発シミュレータの有効性を実証する. |
| 抄録(英) | Although encryption standards are theoretically safe, it has been recently reported that confidential information could be illegally specified when the encryption standards are used in integrated circuits. In particular, the menace posed by fault analysis attacks has become extremely serious. Fault analysis is an attack method, in which errors are intentionally raised and the outputs of the errors are analyzed to estimate the internal status of a cryptographic circuit. S everal studies regarding the fault analysis have been proposed. Since types of information used for analysis differ from each other in previous studies, bytes of a secret key to be derived differ from each other. This study proposes a new fault analysis method which introduces complementary analysis algorithms. Simulation results verify the validity of the proposed method. |
| キーワード(和) | サイドチャネル攻撃 / AES / フォールト解析 |
| キーワード(英) | Side-channel Attack / AES / Fault Analysis |
| 資料番号 | VLD2012-160 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2013/2/25(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 故障確率を考慮した階層型フォールト解析とその実装評価(ディペンダブル(2),システムオンシリコンを支える設計技術) |
| サブタイトル（和） | |
| タイトル（英） | Probability Driven Hierarchical Fault Analysis System and its Implementation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | サイドチャネル攻撃 / Side-channel Attack |
| キーワード(2)（和/英） | AES / AES |
| キーワード(3)（和/英） | フォールト解析 / Fault Analysis |
| 第 1 著者 氏名（和/英） | 後藤 輝 / Hikaru Goto |
| 第 1 著者 所属（和/英） | 名城大学 Meijo Univ. |
| 第 2 著者 氏名（和/英） | 吉川 雅弥 / Masaya Yoshikawa |
| 第 2 著者 所属（和/英） | 名城大学 Meijo Univ. |
| 発表年月日 | 2013-03-06 |
| 資料番号 | VLD2012-160 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 451 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |