| 講演名 | 2012-09-19 FPGA/GPUアクセラレータを有する高性能計算向けヘテロジニアスプラットフォームと2-D FDTDへの応用 張山 昌論, ハシタ ムトゥマラウィシディスーリヤ, 武井 康浩, 亀山 充隆, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | CPUとアクセラレータによるヘテロジニアスな演算処理は,高性能かつ低消費電力であることからさまざまな分野において有効である.本論文ではGPUとFPGAアクセラレータを有するヘテロジニアスな演算プラットフォームを提案する.GPUは高並列で規則的な浮動小数点演算に適している.一方で, FPGAは固定小数点演算に適しているため,GPUとFPGAを組み合わせることによってさまざまな種類の演算を高速化することができる. GPUによる高速化にっいて,単精度/倍精度ハイブリッドな浮動小数点による2-D FDTD法の高速化を提案する.電磁界のダイナミックレンジが狭い領域において単精度を活用することにより,CPUと比べて35倍,従来のGPUによる実装と比べて1.79倍の高速化を達成した.FPGAによる高速化にっいて,演算の95%を固定小数点化した場合において,大きく精度が低下せずにCPU/GPUによる演算とほぼ同じ性能で消費電力を10分の1に削減する事ができる. |
| 抄録(英) | Heterogeneous processing with CPUs and accelerators attracts many attentions since they can achieve both of high performance and low power. This paper proposes a heterogeneous computing platform with GPU and FPGA accelerators. The GPU is suitable for floating-point computation with high-degree of parallelism and regular data-flow, while the FPGA is suitable for fixed-point computation. Therefore, combining GPUs and FPGAs can accelerate various types of computation. For GPU-based acceleration, we propose a hybrid single/double precision floating point computation to accelerate 2-D FDTD on GPUs. Single-precision is exploited when the dynamic range of the electromagnetic field. Our experimental result shows that we can achieve over 35 times of speed-up compared to the CPU implementation and over 1.79 times speed-up compared to the conventional GPU acceleration. For FPGA-based acceleration, we found that 95% of the computation can be done using 32-bit fixed point arithmetic without suffering a major precision loss. The same performance of CPU/GPU computing with 10 times less power consumption by using the proposed low-power heterogeneous platform. |
| キーワード(和) | ヘテロジニアスアーキテクチャ / 高性能計算 / スーパーコンピューティング / FDTD / FPGA |
| キーワード(英) | Heterogeneous architecture / high-performance computing / supercomputing / FDTD / FPGA |
| 資料番号 | RECONF2012-39 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2012/9/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | FPGA/GPUアクセラレータを有する高性能計算向けヘテロジニアスプラットフォームと2-D FDTDへの応用 |
| サブタイトル（和） | |
| タイトル（英） | Low-Power Heterogeneous Platform for High Performance Computing and Its Application to 2-D FDTD Computation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ヘテロジニアスアーキテクチャ / Heterogeneous architecture |
| キーワード(2)（和/英） | 高性能計算 / high-performance computing |
| キーワード(3)（和/英） | スーパーコンピューティング / supercomputing |
| キーワード(4)（和/英） | FDTD / FDTD |
| キーワード(5)（和/英） | FPGA / FPGA |
| 第 1 著者 氏名（和/英） | 張山 昌論 / Masanori HARIYAMA |
| 第 1 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences Tohoku University |
| 第 2 著者 氏名（和/英） | ハシタ ムトゥマラウィシディスーリヤ / Muthumalawaidyasoority HASITHA |
| 第 2 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences Tohoku University |
| 第 3 著者 氏名（和/英） | 武井 康浩 / Yasuhiro TAKEI |
| 第 3 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences Tohoku University |
| 第 4 著者 氏名（和/英） | 亀山 充隆 / Michitaka KAMEYAMA |
| 第 4 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences Tohoku University |
| 発表年月日 | 2012-09-19 |
| 資料番号 | RECONF2012-39 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 203 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |