| 講演名 | 2012-09-18 再構成速度調整アナログビットを含む光再構成型ゲートアレイのコンテキスト重ね合わせによる構成高速化手法 余座 貴志, 渡邊 実, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 宇宙開発の活発化に伴い,宇宙空間での使用に耐える組み込みデバイスの研究開発が強く求められている.宇宙空間では,地上での使用環境とは異なり,遠隔地でのデバイスの修正や仕様変更といったプログラマビリティが必要とされる.さらに,宇宙空間では,デバイスが高エネルギーの宇宙放射線に常に晒されてしまう.したがって,そのような劣悪な環境下にも耐えうる信頼性と,柔軟なプログラマビリティを兼ね備えたデバイスが必要とされている.そこで,我々はそのような仕様を満たす次世代の動的再構成デバイスである「光再構成型ゲートアレイ(Optically Reconfigurable Gate Array:ORGA)」の研究開発を進めている.これまでに我々は,個別に回路の再構成時間を最適化する再構成速度調整手法を光再構成型ゲートアレイに適用し,その有効性を実証してきた.一方,光再構成型ゲートアレイでは,同じコンテキストを複数重ね合わせることで,回路の再構成処理を高速化することができる.本稿では,そのコンテキストの重ね合わせ手法と再構成速度調整手法を併用できることを実証する. |
| 抄録(英) | In recent years, demand fbr realizing robust embedded devises used in space is increasing daily. Under a space environment, embedded devices suffer from many high-energy charged particles. Therefore, we have been developing optically reconfigurable gate arrays (ORGAs) which are very robust against such high-energy charged particles. Up to now, we have demonstrated that a configuration speed adjustment method can optimize each reconfiguration speed of ORGAs. However, we have never confirmed whether the method can function correctly when configuration contexts are superimposed. Therefor, this paper demonstrates that the superimposing configuration acceleration method including a speed adjustment bit can be used. |
| キーワード(和) | 光再構成型ゲートアレイ / FPGA / ホログラムメモリ / 故障耐性 |
| キーワード(英) | Optically reconfigurable gate arrays / FPGAs / Holographic memories / Fault tolerance |
| 資料番号 | RECONF2012-35 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2012/9/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 再構成速度調整アナログビットを含む光再構成型ゲートアレイのコンテキスト重ね合わせによる構成高速化手法 |
| サブタイトル（和） | |
| タイトル（英） | Superimposing configuration acceleration method of an optically : reconfigurable gate array including a speed adjustment bit |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 光再構成型ゲートアレイ / Optically reconfigurable gate arrays |
| キーワード(2)（和/英） | FPGA / FPGAs |
| キーワード(3)（和/英） | ホログラムメモリ / Holographic memories |
| キーワード(4)（和/英） | 故障耐性 / Fault tolerance |
| 第 1 著者 氏名（和/英） | 余座 貴志 / Takashi YOZA |
| 第 1 著者 所属（和/英） | 静岡大学工学部 Shizuoka University |
| 第 2 著者 氏名（和/英） | 渡邊 実 / Minoru WATANABE |
| 第 2 著者 所属（和/英） | 静岡大学工学部 Shizuoka University |
| 発表年月日 | 2012-09-18 |
| 資料番号 | RECONF2012-35 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 203 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |