| 講演名 | 2012-09-18 Balsaフレームワークを用いた同期式FPGA上での非同期回路の小面積設計 張山 昌論, 小松 与志也, 亀山 充隆, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本論文では同期式FPGAへの実装に適した小面積な非同期回路の設計手法を提案する. FPGAに実装されるアプリケーションの消費電力を最小化するためには同期/非同期混在設計が有効である.非同期回路の記述言語としてはBalsaが提案されているが,合成される回路の規模が大きいという問題がある.そこで本論文ではBalsaから生成されるゲートレベルネットリストを最適化する手法を提案する.まず,非同期回路で頻繁に使用されるC素子のFPGAに適した構成を提案する.また,アプリケーションにおいて頻繁に使用されるキャリー付き加算器や定数加算器の小面積な実装を提案する.提案手法の導入により,4ビットカウンターでは26%,乗算器では47%占有リソースが削減された. |
| 抄録(英) | This paper presents an efficient asynchronous design methodology for synchronous FPGAs. The mixed synchronous/asynchronous design is the best way to minimize the power consumption of a circuit implemented on asynchronous FPGA. For asynchronous circuit synthesis, Balsa was proposed. However, the problem is that circuits synthesized from Balsa description need a lot of logic resources. To solve this problem, we propose two optimization methods for gate-level netlist. First, we introduce an area-efficient C-element suitable for FPGAs. Then, we propose optimization methods for an adder with a carry input and constant adder. The evaluation results show that theproposed method reduces the logic resource consumption by 26% to 47%. |
| キーワード(和) | FPGA / 再構成可能LSI / 自己同期式回路 / 非同期式回路 / Balsa |
| キーワード(英) | FPGA / Reconfigurable LSI / Self-timed circuit / Asynchronous circuit / Balsa |
| 資料番号 | RECONF2012-30 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2012/9/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Balsaフレームワークを用いた同期式FPGA上での非同期回路の小面積設計 |
| サブタイトル（和） | |
| タイトル（英） | Area-Efficient Design of Asynchronous Circuits Based on Balsa Framework for Synchronous FPGAs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | 再構成可能LSI / Reconfigurable LSI |
| キーワード(3)（和/英） | 自己同期式回路 / Self-timed circuit |
| キーワード(4)（和/英） | 非同期式回路 / Asynchronous circuit |
| キーワード(5)（和/英） | Balsa / Balsa |
| 第 1 著者 氏名（和/英） | 張山 昌論 / Masanori HARIYAMA |
| 第 1 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences Tohoku University |
| 第 2 著者 氏名（和/英） | 小松 与志也 / Yoshiya KOMATSU |
| 第 2 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences Tohoku University |
| 第 3 著者 氏名（和/英） | 亀山 充隆 / Michitaka KAMEYAMA |
| 第 3 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences Tohoku University |
| 発表年月日 | 2012-09-18 |
| 資料番号 | RECONF2012-30 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 203 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |