講演名 2012-09-18
動的再構成可能回路におけるJPEGエンコーダ設計改良とその評価
澤野 肇, 荒木 統行, 神戸 尚志,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 動的再構成可能デバイスは、再構成技術により、限られた面積で複雑な機能を実現でき、容易に修正や拡張を行うことができるデバイスとして注目されている。動的再構成可能デバイスの多くは、粗粒度構成をとっており、コンポーネントが多機能であるため、この機能を最大限に生かすために、パイプライン化などによる高速化とコンポーネントの高い利用効率を得ることが重要である。本研究ではDAPDNA-2を用いたJPEGエンコーダ設計を例に、PE単位のパイプライン構成を最大限に実現するためのメモリ利用、 PEへの演算の割り付け、モジュール構成の変更などについてGUIベースの会話的設計方法を提案し、その効果を確認する。
抄録(英) Reconfigurable Computing(RC) has been proposed as a new paradigm to address the conflicting design requirements of high performance and area efficiency. This paper, proposes acceleration and reduction of circuit scale of JPEG Eecoder using "Dynamically Reconfigurable Processor"and evaluates its performance.
キーワード(和) 動的再構成可能デバイス / DAPDNA-2 / PE単位のパイプライン / JPEGエンコーダ
キーワード(英) Dynamic reconfigurable circuit / DAPDNA-2 / PE-based pipelining / JPEG encoder
資料番号 RECONF2012-26
発行日

研究会情報
研究会 RECONF
開催期間 2012/9/11(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Reconfigurable Systems (RECONF)
本文の言語 JPN
タイトル(和) 動的再構成可能回路におけるJPEGエンコーダ設計改良とその評価
サブタイトル(和)
タイトル(英) JPEG encoder design improvement and its evaluation for Dynamic Reconfigurable Circuit
サブタイトル(和)
キーワード(1)(和/英) 動的再構成可能デバイス / Dynamic reconfigurable circuit
キーワード(2)(和/英) DAPDNA-2 / DAPDNA-2
キーワード(3)(和/英) PE単位のパイプライン / PE-based pipelining
キーワード(4)(和/英) JPEGエンコーダ / JPEG encoder
第 1 著者 氏名(和/英) 澤野 肇 / Hajime SAWANO
第 1 著者 所属(和/英) 近畿大学大学院総合理工学研究科エレクトロニクス系工学専攻
Graduate School of Science and Engineering Kinki University
第 2 著者 氏名(和/英) 荒木 統行 / Nobuyuki ARAKI
第 2 著者 所属(和/英) 近畿大学大学院総合理工学研究科エレクトロニクス系工学専攻
Graduate School of Science and Engineering Kinki University
第 3 著者 氏名(和/英) 神戸 尚志 / Takashi KAMBE
第 3 著者 所属(和/英) 近畿大学理工学部電気電子工学科
School of Science and Engineering Kinki University
発表年月日 2012-09-18
資料番号 RECONF2012-26
巻番号(vol) vol.112
号番号(no) 203
ページ範囲 pp.-
ページ数 6
発行日