| 講演名 | 2012-09-28 組み込みシステムにおけるBCH符号の汎用エンコーダの開発(誤り訂正符号,一般) 水島 永雅, 高谷 幸宏, 小川 純司, 石川 篤, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | フラッシュメモリに高速にデータを記録する組み込みシステムにおいて,誤り訂正に利用するBCH符号のパリティはそのコントローラ内蔵の専用回路で生成する.しかし,適用するフラッシュメモリのベンダや世代で誤り特性は異なるため,様々な符号長と訂正ビット数に対応することが求められている.そこで,パイプライン型の積和演算器に対して,外部RAMに格納した生成多項式とパリティ多項式の係数ビット列を入出力するアーキテクチャに基づくBCH符号の汎用エンコーダを開発した.本アーキテクチャは,従来方式と比べてRAM容量に応じて任意次数の生成多項式に対応することができ,高速な符号化回路の設計が従来方式より容易になる. |
| 抄録(英) | For embedded systems that write data into flash memories at high speed, a parity of BCH code used for error correcting of the data is generated by a dedicated circuit included in their controllers. However, error features of flash memories differ depending on vendors or generations. Therefore, the circuit should support various code lengths and correctable error bits. We developed the generalized encoder of BCH code based on an architecture where coefficient bit-strings of both generator and parity polynomials stored in external RAM are input to or output from a pipeline typed sum-product operator. This architecture is able to support arbitrary-degree generator polynomials in response to the RAM capacity like never before, and makes it easier to design high-speed encoder than ever before. |
| キーワード(和) | フラッシュメモリ / 誤り訂正 / BCH符号 / 論理回路 |
| キーワード(英) | Flash memory / ECC / BCH code / Logic circuit |
| 資料番号 | IT2012-36 |
| 発行日 |
| 研究会情報 | |
| 研究会 | IT |
|---|---|
| 開催期間 | 2012/9/20(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Information Theory (IT) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 組み込みシステムにおけるBCH符号の汎用エンコーダの開発(誤り訂正符号,一般) |
| サブタイトル（和） | |
| タイトル（英） | Development of Generalized Encoder of BCH Code fo Embedded System |
| サブタイトル（和） | |
| キーワード(1)（和/英） | フラッシュメモリ / Flash memory |
| キーワード(2)（和/英） | 誤り訂正 / ECC |
| キーワード(3)（和/英） | BCH符号 / BCH code |
| キーワード(4)（和/英） | 論理回路 / Logic circuit |
| 第 1 著者 氏名（和/英） | 水島 永雅 / Nagamasa MIZUSHIMA |
| 第 1 著者 所属（和/英） | 株式会社 日立製作所 横浜研究所 Hitachi, Ltd. Yokohama Research Laboratory |
| 第 2 著者 氏名（和/英） | 高谷 幸宏 / Yukihiro TAKATANI |
| 第 2 著者 所属（和/英） | 株式会社 日立製作所 横浜研究所 Hitachi, Ltd. Yokohama Research Laboratory |
| 第 3 著者 氏名（和/英） | 小川 純司 / Junji OGAWA |
| 第 3 著者 所属（和/英） | 株式会社 日立製作所 横浜研究所 Hitachi, Ltd. Yokohama Research Laboratory |
| 第 4 著者 氏名（和/英） | 石川 篤 / Atsushi ISHIKAWA |
| 第 4 著者 所属（和/英） | 株式会社 日立製作所 情報・通信システム社 Hitachi, Ltd. Information & Telecommunication Systems Company |
| 発表年月日 | 2012-09-28 |
| 資料番号 | IT2012-36 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 215 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |