| 講演名 | 2012-09-20 H.264/AVC 4モード並列16x16lumaイントラ予測回路に関する一検討(知的マルチメディアシステム,一般) 渡邊 賢治, 伊勢 正尚, 藤田 玄, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 動画像符号化標準規格H.264/AVCで導入されたイントラ予測は符号化効率の向上に寄与している.しかしながら,16x16画素のlumaイントラ予測で用いられる平面予測では複雑な演算を必要とするため,近年の高解像度化に対応する際にボトルネックとなる.本研究では,平面予測におけるパラメータ算出を効率的に行ってサイクル数を抑え,加算器を時分割で共有化することで回路面積の増大を抑えた.HDLによる実装の結果,マクロブロックあたりの処理サイクル数は20サイクルとなり,最大動作周波数は40nmのテクノロジで375 MHzとなった.これは4Kx2K 60 fpsのリアルタイム処理に十分な性能である.本アーキテクチャは16x16画素lumaイントラ予測の全4モードを並列で演算することが可能であり,特にエンコーダで効率的に動作する. |
| 抄録(英) | Abstract Intra prediction improves coding efficiency in H.264/AVC which is a video coding standard. However,plane prediction, which is used in 16x16 luma intra prediction, requires complicated calculation. Therefore, the plane prediction becomes a bottleneck when processing ultra high definition videos. In this study, we decrease the number of processing cycles by efficient parameter calculation. Also, adder scheduling provides the reduction of circuit area. Implementation results show that the number of cycles is 20 and the maximum operating frequencyis 375 MHz, which is sufficient to process 4Kx2K 60 fps in real time. Our architecture can process the 4 modes of16x16 1uma intra prediction in parallel, and thus operates efficiently in encoders. |
| キーワード(和) | H.264/AVC / イントラ予測 / VLSI |
| キーワード(英) | words H.264/AVC / Intra Prediction / VLSI |
| 資料番号 | SIS2012-19 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SIS |
|---|---|
| 開催期間 | 2012/9/13(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Smart Info-Media Systems (SIS) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | H.264/AVC 4モード並列16x16lumaイントラ予測回路に関する一検討(知的マルチメディアシステム,一般) |
| サブタイトル（和） | |
| タイトル（英） | An architecture of 4-mode-parallel 16x16 1uma intra prediction for H.264/AVC encoder |
| サブタイトル（和） | |
| キーワード(1)（和/英） | H.264/AVC / words H.264/AVC |
| キーワード(2)（和/英） | イントラ予測 / Intra Prediction |
| キーワード(3)（和/英） | VLSI / VLSI |
| 第 1 著者 氏名（和/英） | 渡邊 賢治 / Kenji WATANABE |
| 第 1 著者 所属（和/英） | 株式会社シンセシス Synthesis Corporation |
| 第 2 著者 氏名（和/英） | 伊勢 正尚 / Masanao ISE |
| 第 2 著者 所属（和/英） | 株式会社シンセシス Synthesis Corporation |
| 第 3 著者 氏名（和/英） | 藤田 玄 / Gen FUJITA |
| 第 3 著者 所属（和/英） | 大阪電気通信大学情報通信工学部情報工学科 Dept. Engineering Informatics Osaka Electro-Communication University |
| 発表年月日 | 2012-09-20 |
| 資料番号 | SIS2012-19 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 207 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |