| 講演名 | 2012-11-28 スケールフリーネットワークに基づくFPGA配線構造の基礎的検討(リコンフィギャラブルアーキテクチャ,デザインガイア2012-VLSI設計の新しい大地-) 早馬 悟司, 尼崎 太樹, 飯田 全広, 久我 守弘, 末吉 敏則, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | FPGA(Field Programmable Gate Array)は柔軟性実現のために多くの配線を備えているため,配線部が性能に与える影響が大きい.特に近年はの大規模化に伴い配線混雑の問題が深刻になってきている.配線混雑が発生すると信号の競合が起こり,配線迂回が生じる.配線迂回が発生することで遅延や消費電力,実装面積が増加する.本論文ではネットリスト中のごく一部の論理クラスタのみファンアウト数が多いというスケールフリー性に着目し,配線混雑の原因について調査を行った.その結果,ファンアウト数が多い論理クラスタからの出力信号はFPGA全体に伝搬し,多くの配線を使用していることが明らかになった.これより,ファンアウト数が多い論理クラスタ専用に既存の配線とは異なる特殊なネットワークを用意する必要があるとの結論に至った.事前調査として,ファンアウト数が多い上位5%の論理クラスタを排除して配線処理を行った結果,総配線長が平均33.8%,最小チャネル幅が平均23.6%減少することが分った. |
| 抄録(英) | FPGA (Fiele Programmable Gate Array) has many routing resources in order to provide the flexibility. These routing resources have a big impact to the peformance of FPGA. Nowadays, the problem of routing congestion has become severe because of increasing of circuit size. The routing congestion causes competitive of signals and routing detours which degrade the peformance of FPGA. In this paper, we examined the cause of routing congestion based on scale free network. We also proposed an architecture which has other networks for high fanout nets. As a pre-analysis, we eliminated high fanout nets from original netlists. We show that the total routing wire length decrease 33.8% on averege and the minimum channel width decrease 23.6% on average. |
| キーワード(和) | FPGA / 配線構造 / スケールフリーネットワーク / べき乗則 / 配線混雑 |
| キーワード(英) | FPGA / routing architecture / scale-free network / power law / routing congestion |
| 資料番号 | RECONF2012-50 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2012/11/20(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | スケールフリーネットワークに基づくFPGA配線構造の基礎的検討(リコンフィギャラブルアーキテクチャ,デザインガイア2012-VLSI設計の新しい大地-) |
| サブタイトル（和） | |
| タイトル（英） | A Basic Study of FPGA Routing Architecture Based on Scale Free Network |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | 配線構造 / routing architecture |
| キーワード(3)（和/英） | スケールフリーネットワーク / scale-free network |
| キーワード(4)（和/英） | べき乗則 / power law |
| キーワード(5)（和/英） | 配線混雑 / routing congestion |
| 第 1 著者 氏名（和/英） | 早馬 悟司 / Satoshi HAYAMA |
| 第 1 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 2 著者 氏名（和/英） | 尼崎 太樹 / Motoki AMAGASAKI |
| 第 2 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 3 著者 氏名（和/英） | 飯田 全広 / Masahiro IIDA |
| 第 3 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 4 著者 氏名（和/英） | 久我 守弘 / Morihiro KUGA |
| 第 4 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 5 著者 氏名（和/英） | 末吉 敏則 / Toshinori SUEYOSHI |
| 第 5 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 発表年月日 | 2012-11-28 |
| 資料番号 | RECONF2012-50 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 325 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |