| 講演名 | 2012-11-28 超低電圧動作に向けたプロセッシングエレメントの消費エネルギーの実測と解析(デイペンダブル設計(2),デザインガイア2012-VLSI設計の新しい大地-) 安西 祥生, 工藤 優, 太田 裕也, 太田 一輝, 宇佐美 公良, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 65nmプロセスで設計されたプロセッシングエレメントの演算回路を超低電圧で動作させ、その際の遅延時間及び消費電力の実測を行った。その結果から消費エネルギーを算出し、評価を行った。各演算回路の最低動作電圧は、チップ温度が25℃及び45℃の時は0.18V、65℃の時は0.19V、85℃の時は加算回路及び論理演算回路では0.19V、乗算回路及びシフト演算回路では0.20Vであった。また、25℃での演算回路の消費エネルギーが最小となる電圧は、加算回路及び論理演算回路では0.32V、乗算回路では0.34V、シフト演算回路では0.30Vであった。各演算器とも温度が上昇するのに伴ってリーク電流が大きくなるため、エネルギーが最小となる電圧も高くなった。 |
| 抄録(英) | The ALU of the ProcessingElement at 65nm process was operated by the ultra-low voltage, and delay time and survey of power consumption were performed. The minimum operating voltage of each arithmetic circuit was 0.18V when chip temperature was 25℃ and 45℃, 0.19V at 65℃, and in the adder and the logic operation circuit, 0.19V, and 0.20V in the multiplication circuit and the shift arithmetic circuit at 85℃. Moreover, the voltage from which the consumption energy in 25℃ serves as the minimum was 0.32V in the summing circuit and the logic operation circuit, was 0.34V in the multiplication circuit. and was 0.30V in the shift arithmetic circuit. As for each computing unit, the voltage from which energy serves as the minimum in connection with temperature rising also became high. |
| キーワード(和) | プロセッシングエレメント / 超低電圧領域 / 低消費電力 |
| キーワード(英) | ProcessingElement / Ultra Low Voltage / Low Power Technique |
| 資料番号 | VLD2012-99,DC2012-65 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2012/11/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 超低電圧動作に向けたプロセッシングエレメントの消費エネルギーの実測と解析(デイペンダブル設計(2),デザインガイア2012-VLSI設計の新しい大地-) |
| サブタイトル（和） | |
| タイトル（英） | Energy Measurement and Analysis of ProcessingElement for Ultra Low Voltage |
| サブタイトル（和） | |
| キーワード(1)（和/英） | プロセッシングエレメント / ProcessingElement |
| キーワード(2)（和/英） | 超低電圧領域 / Ultra Low Voltage |
| キーワード(3)（和/英） | 低消費電力 / Low Power Technique |
| 第 1 著者 氏名（和/英） | 安西 祥生 / Sachio ANZAI |
| 第 1 著者 所属（和/英） | 芝浦工業大学大学院理工学研究科電気電子情報工学専攻 Graduate School of Science and Technology, Shibaura Institute of Technology |
| 第 2 著者 氏名（和/英） | 工藤 優 / Masaru KUDO |
| 第 2 著者 所属（和/英） | 芝浦工業大学大学院理工学研究科電気電子情報工学専攻 Graduate School of Science and Technology, Shibaura Institute of Technology |
| 第 3 著者 氏名（和/英） | 太田 裕也 / Yuya OHTA |
| 第 3 著者 所属（和/英） | 芝浦工業大学大学院理工学研究科電気電子情報工学専攻 Graduate School of Science and Technology, Shibaura Institute of Technology |
| 第 4 著者 氏名（和/英） | 太田 一輝 / Kazuki OHTA |
| 第 4 著者 所属（和/英） | 芝浦工業大学工学部情報工学科 Department of Information Science and Engineering, Shibaura Institute of Technology |
| 第 5 著者 氏名（和/英） | 宇佐美 公良 / Kimiyoshi USAMI |
| 第 5 著者 所属（和/英） | 芝浦工業大学工学部情報工学科 Department of Information Science and Engineering, Shibaura Institute of Technology |
| 発表年月日 | 2012-11-28 |
| 資料番号 | VLD2012-99,DC2012-65 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 321 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |