| 講演名 | 2012-11-26 鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャ(セキュア設計,デザインガイア2012-VLSI設計の新しい大地-) 跡部 悠太, 史 又華, 柳澤 政生, 戸川 望, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 暗号LSIは機密操作を行うために使用されるため,それ自体は安全である必要がある.スキャンテストは高い故障検出率を持つテスト容易化手法であり,近年のLSIの大規模化によって重要性が高まっているが,様々な暗号回路へのスキャンベース攻撃手法が報告されている.そこで,テスト容易性を保ちスキャンベース攻撃に対して高い安全性を持つセキュアスキャンアーキテクチャとしてSDSFF(State Dependent Scan Flip-Flop)が提案された.SDSFFでは,スキャンフリップフロップに対して付加するラッチの値を更新するタイミングが重要な問題となる.本稿では,オンラインテストを可能にする更新タイミングを提案する.提案する更新タイミングはスキャンチェイン上の任意のフリップフロップと回路設計時に決定した値との比較結果によって決定される.RSA暗号回路,AES暗号回路及びDES暗号回路に提案手法を実装し,評価を行った.実験結果より,様々な暗号回路において有効であることが示せた. |
| 抄録(英) | Secure cryptographic LSIs is intensively used in order to perform confidential operation. Scan test has become the most widely adopted test technique to ensure the correctness of manufactured LSIs, in which through the scan chains the internal states of the circuit under test (CUT) can be controlled and observed externally. However, scan chains using scan test might carry the risk of being misused for secret information leakage. Therefore a secure scan architecture using SDSFF (State Dependent Scan Flip-Flop) against scan-based attack which achieves high security without compromising the testability is proposed. In SDSFF, there is a problem which is the update timing of the latch which added to the scan FF. In this paper, we propose the update timing to online test without sacrificing the security. In our method, the latches are updated by result which the value of KEY which decided when designed compared with any FFs in a scan chain. We show that by using proposed method, neither the secret key nor the testability of vairous crypto circuits implementation is compromised, and the effectiveness of the proposed method. Experimental results on various crypto implementations show the effectiveness of the proposed method. |
| キーワード(和) | スキャンチェイン / スキャンベース攻撃 / セキュアスキャンアーキテクチャ / 暗号回路 / SDSFF |
| キーワード(英) | scan chain / scan-based attack / secure scan architecture / crypto circuit / SDSFF |
| 資料番号 | VLD2012-67,DC2012-33 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2012/11/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャ(セキュア設計,デザインガイア2012-VLSI設計の新しい大地-) |
| サブタイトル（和） | |
| タイトル（英） | Secure Scan Architecture Using State Dependent Scan Flip-Flop with Key-Based Configuration against Scan-Based Attack |
| サブタイトル（和） | |
| キーワード(1)（和/英） | スキャンチェイン / scan chain |
| キーワード(2)（和/英） | スキャンベース攻撃 / scan-based attack |
| キーワード(3)（和/英） | セキュアスキャンアーキテクチャ / secure scan architecture |
| キーワード(4)（和/英） | 暗号回路 / crypto circuit |
| キーワード(5)（和/英） | SDSFF / SDSFF |
| 第 1 著者 氏名（和/英） | 跡部 悠太 / Yuta ATOBE |
| 第 1 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科 Grad. of Fundamental Science and Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 史 又華 / Youhua SHI |
| 第 2 著者 所属（和/英） | 早稲田大学高等研究所 Waseda Institute for Advanced Study, Waseda University |
| 第 3 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 3 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科 Grad. of Fundamental Science and Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 4 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科 Grad. of Fundamental Science and Engineering, Waseda University |
| 発表年月日 | 2012-11-26 |
| 資料番号 | VLD2012-67,DC2012-33 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 321 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |