| 講演名 | 2012-11-26 島内消費電力量見積もりにもとづく温度特性を考慮したRDRアーキテクチャ向け高位合成手法(動作合成(1),デザインガイア2012-VLSI設計の新しい大地-) 川村 一志, 柳澤 政生, 戸川 望, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 半導体の微細化技術向上に伴い,ICチップ内部の発熱,特にホットスポットと呼ばれる局所的に温度の高い空間が問題となっている.一方,微細化技術向上に伴ってゲート遅延より配線遅延が支配的となったため,高位合成段階で配線遅延を考慮する必要が生じている.これら双方の問題に対処するため,配線遅延を考慮した設計が可能なRDRアーキテクチャを対象に,温度特性を考慮した高位合成手法が提案された.本論文では,従来手法における島内消費電力量の見積もり式を改良し,島内消費電力量見積もりにもとづく温度特性を考慮したRDRアーキテクチャ向け高位合成手法を提案する.RDRアーキテクチャはチップ内部を同じ面積の島に分割するため,提案手法では演算の実行回数に注目して島間の消費電力量を均一化し,ホットスポットの温度を削減する.さらに,レジスタやマルチプレクサがチップ内部の発熱に与える影響を見積もり,RDRアーキテクチャ上の空き領域に新たな演算器を配置することで,ホットスポットの温度最小化を図る.計算機実験により,提案手法は従来手法と比較して最大15.51%ホットスポットの温度を削減できることを確認した. |
| 抄録(英) | With process technology scaling, heat problems in IC chips as well as increasing the average interconnection delays are becoming serious issues. Recently, we have proposed a binding and allocation algorithm for regular-distributed-register architectures (RDR architectures) with the objective of minimizing the peak temperature. In this paper, we propose an improved thermal-aware high-level synthesis algorithm for RDR architectures. The RDR architecture divides the entire chip into islands regularly. Firstly, our algorithm balances the energy consumption among islands through re-binding to functional units. Secondly, it accurately estimates the energy consumption in each island and minimizes the maximum energy consumption among islands through re-allocating new additional functional units. Experimental results demonstrate that our algorithm reduces the peak temperature by up to 15.42% compared with the conventional approaches. |
| キーワード(和) | 高位合成 / RDRアーキテクチャ / 熱考慮設計 / 温度考慮設計 / ホットスポット / 配線遅延 |
| キーワード(英) | high-level synthesis / RDR architectures / temperature-aware / hot spots / interconnection delays |
| 資料番号 | VLD2012-61,DC2012-27 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2012/11/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 島内消費電力量見積もりにもとづく温度特性を考慮したRDRアーキテクチャ向け高位合成手法(動作合成(1),デザインガイア2012-VLSI設計の新しい大地-) |
| サブタイトル（和） | |
| タイトル（英） | A Temperature-Aware High-Level Synthesis Algorithm for Regular-Distributed-Register Architectures based on Accurate Energy Consumption Estimation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 高位合成 / high-level synthesis |
| キーワード(2)（和/英） | RDRアーキテクチャ / RDR architectures |
| キーワード(3)（和/英） | 熱考慮設計 / temperature-aware |
| キーワード(4)（和/英） | 温度考慮設計 / hot spots |
| キーワード(5)（和/英） | ホットスポット / interconnection delays |
| キーワード(6)（和/英） | 配線遅延 |
| 第 1 著者 氏名（和/英） | 川村 一志 / Kazushi KAWAMURA |
| 第 1 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科 Grad. of Fundamental Science and Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 2 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科 Grad. of Fundamental Science and Engineering, Waseda University |
| 第 3 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 3 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科 Grad. of Fundamental Science and Engineering, Waseda University |
| 発表年月日 | 2012-11-26 |
| 資料番号 | VLD2012-61,DC2012-27 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 321 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |