講演名 2012-11-27
三次元集積化技術の動向と実用化に向けた課題(デザインガイア2012-VLSI設計の新しい大地-)
李 康旭, 福島 誉史, 田中 徹, 小柳 光正,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) これまで,LSIは,半導体素子の微細化により,著しい速度で高性能化,大容量化が達成されてきた.しかし,消費電力の増大や特性ばらつきの増加などにより微細化が次第に難しくなってきている.これらの問題を解決するためには,素子の微細化だけでなく,LSIに実装技術やMEMS技術,フォトニクス技術などの異種技術を融合して,システム全体で高性能化,高機能化をはかる新しい集積化技術が必要となる.したがって,今後のLSI開発は,素子の微細化を更に進めるMore Moore技術と,異種技術を融合するMore than Moore技術を車の両輪のようにうまく協調,共存させながら進めていくことが重要になる.本報告では,More than Moore技術を代表する技術の一つである3次元集積化技術について,現状の課題と将来の可能性について言及する.
抄録(英) Three-dimensional (3-D) integration is an emerging technology, which vertically stacks and interconnects multiple materials, technologies, and functional components such as processor, memory, sensors, logic, analog, and power ICs into one stacked chip to form highly integrated systems. Since CMOS device scaling has stalled, 3D integration technology allows extending Moore's law to ever high density, higher functionality, higher performance, and more diverse materials and devices to be integrated with lower cost. The potential benefits of 3D integration can vary depending on approach; increased multi-functionality, increased performance, increased data bandwidth, reduced power, small form factor, reduced packaging volume, increased yield and reliability, flexible heterogeneous integration. However, 3D integration technology has still many challenges for commercialization. In this paper, we describe an overview and future perspectives of the 3D integration technologies. The reliability issues of electrical and mechanical constraints induced by Cu TSV, micro-bumps, wafer thinning, and wafer bonding in the 3D thinned wafer are serious challenges for volume production. The paper focus on the local stress/strain effects induced by Cu TSV, micro-bump, and wafer thinning and the metal contamination effects induced by Cu TSV, and wafer thinning on the device reliabilities in the thinned wafer.
キーワード(和) 3次元LSI / シリコン貫通配線(TSV) / マイクロバンプ / 応力 / メタル汚染
キーワード(英) 3D LSI / TSV(through silicon via) / Micro-bumping / Thermo-mechanical Stress / Cu contamination
資料番号 CPM2012-115,ICD2012-79
発行日

研究会情報
研究会 CPM
開催期間 2012/11/20(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Component Parts and Materials (CPM)
本文の言語 JPN
タイトル(和) 三次元集積化技術の動向と実用化に向けた課題(デザインガイア2012-VLSI設計の新しい大地-)
サブタイトル(和)
タイトル(英) Overview of 3D Integration Technology and Challenges for Volume Production
サブタイトル(和)
キーワード(1)(和/英) 3次元LSI / 3D LSI
キーワード(2)(和/英) シリコン貫通配線(TSV) / TSV(through silicon via)
キーワード(3)(和/英) マイクロバンプ / Micro-bumping
キーワード(4)(和/英) 応力 / Thermo-mechanical Stress
キーワード(5)(和/英) メタル汚染 / Cu contamination
第 1 著者 氏名(和/英) 李 康旭 / Kangwook LEE
第 1 著者 所属(和/英) 東北大学工学研究科
Dept. of Bioengineering and Robotics, Tohoku Univ.
第 2 著者 氏名(和/英) 福島 誉史 / Takafumi FUKUSHIMA
第 2 著者 所属(和/英) 東北大学工学研究科
Dept. of Bioengineering and Robotics, Tohoku Univ.
第 3 著者 氏名(和/英) 田中 徹 / Tetsu TANAKA
第 3 著者 所属(和/英) 東北大学医工学研究科
Dept. of Biomedical Engineering, Tohoku Univ.
第 4 著者 氏名(和/英) 小柳 光正 / Mitsumasa KOYANAGI
第 4 著者 所属(和/英) 東北大学工学研究科
Dept. of Bioengineering and Robotics, Tohoku Univ.
発表年月日 2012-11-27
資料番号 CPM2012-115,ICD2012-79
巻番号(vol) vol.112
号番号(no) 323
ページ範囲 pp.-
ページ数 8
発行日