講演名 | 2012-11-27 高位合成における繰り返し回数未決定ループに対する投機実行手法(動作合成(2),デザインガイア2012-VLSI設計の新しい大地-) 荒木 達真, 高瀬 英希, 高木 一義, 高木 直史, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | ソフトウェア向けの高級言語を用いてハードウェア回路を記述する高位合成技術では,合成された回路の並列性の確保が重要である.本稿では,繰り返し回数が実行時に決定するループである繰り返し回数未決定ループに着目する.われわれは,繰り返し回数を計算する前に,ループ内処理を先行して実行可能であることに着目し,繰り返し回数計算処理とループ内処理を並列に実行する.ループ内処理のコントロールデータフローグラフは,並列実行を実現するため,ループの投機実行を行う処理と,投機実行の整合性をとる処理に変換される.本手法を実現するため,投機実行処理結果のためのメモリ,メモリ読み出し・書き込み機構,および,ループ制御機構が追加される.評価の結果,提案手法の適用によって,繰り返し回数未決定ループを含む繰り返し処理の実行サイクル数が削減されることを確認した. |
抄録(英) | It is important to ensure the parallelism of the synthesized circuits in high level synthesis, where digital designs are synthesized from their behavioral descriptions. In this report, we focus on indefinite loops whose number of iterations are decided during execution. Our proposed method executes processes in the loop and the process of loop count computation in parallel because processes in the loop can be pre-executed while loop count computation. The control-data-flow graph of the loop is converted to two processes, one for speculative execution, another for guaranteeing consistency of the speculative execution. Our method synthesizes additional hardware modules, a memory module, a module to read from and write to the memory, and a loop controller. loop count computation in parallel by additional hardware. We evaluated the effectiveness with an example program which has indefinite loops. The reduction of the number of cycle was conducted by applying the proposed method. |
キーワード(和) | 高位合成 / 投機実行 / コントロールデータフローグラフ / 並列化 |
キーワード(英) | High level synthesis / speculation / control-data-flow graph / parallelization |
資料番号 | VLD2012-76,DC2012-42 |
発行日 |
研究会情報 | |
研究会 | VLD |
---|---|
開催期間 | 2012/11/19(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | VLSI Design Technologies (VLD) |
---|---|
本文の言語 | JPN |
タイトル(和) | 高位合成における繰り返し回数未決定ループに対する投機実行手法(動作合成(2),デザインガイア2012-VLSI設計の新しい大地-) |
サブタイトル(和) | |
タイトル(英) | A Speculative Execution Method for Indefinite Loops in High Level Synthesis |
サブタイトル(和) | |
キーワード(1)(和/英) | 高位合成 / High level synthesis |
キーワード(2)(和/英) | 投機実行 / speculation |
キーワード(3)(和/英) | コントロールデータフローグラフ / control-data-flow graph |
キーワード(4)(和/英) | 並列化 / parallelization |
第 1 著者 氏名(和/英) | 荒木 達真 / Tatuma ARAKI |
第 1 著者 所属(和/英) | 京都大学情報学研究科通信情報システム専攻 Communications and Computer Engineering, Graduate School of Informatics, Kyoto University |
第 2 著者 氏名(和/英) | 高瀬 英希 / Hideki TAKASE |
第 2 著者 所属(和/英) | 京都大学情報学研究科通信情報システム専攻 Communications and Computer Engineering, Graduate School of Informatics, Kyoto University |
第 3 著者 氏名(和/英) | 高木 一義 / Kazuyosi TAKAGI |
第 3 著者 所属(和/英) | 京都大学情報学研究科通信情報システム専攻 Communications and Computer Engineering, Graduate School of Informatics, Kyoto University |
第 4 著者 氏名(和/英) | 高木 直史 / Naohumi TAKAGI |
第 4 著者 所属(和/英) | 京都大学情報学研究科通信情報システム専攻 Communications and Computer Engineering, Graduate School of Informatics, Kyoto University |
発表年月日 | 2012-11-27 |
資料番号 | VLD2012-76,DC2012-42 |
巻番号(vol) | vol.112 |
号番号(no) | 320 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |