| 講演名 | 2012-11-27 プログラマブル論理デバイスを対象とした配置配線問題の整数計画法に基づく定式化(最適化,デザインガイア2012-VLSI設計の新しい大地-) 西山 大樹, 稲木 雅人, 若林 真一, 永山 忍, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿ではプログラマブル論理デバイスを対象としたテクノロジマッピングおよび配置配線問題を整数計画問題として定式化し,整数計画ソルバを用いて厳密解を導出する手法を検討する.FPGAなどのプログラマブル論理デバイスへの回路マッピングに必要な,テクノロジマッピング,配置設計および配線設計には,一般的にそれぞれ発見的手法が用いられ,様々な手法が研究されている.これらの発見的手法は実用時間内に高品質な解を得ることを目的として用いられるが,求まる解が高品質である保証はない.また,設計工程が分かれていることも解の品質に影響を与えている.そこで設計全体での厳密解を基準とした評価ができれば発見的手法の開発の手助けとなる.実験の結果,小規模な回路を対象に厳密な最適設計が得られることを確認した. |
| 抄録(英) | In this paper, we formulate the simultaneous technology mapping, placement and routing problem for programmable logic devices (PLDs) as an integer liner programming (ILP) problem, and obtain the exact optimal solutions using an ILP solver. Each of technology mapping, placement and routing for PLDs (e.g., FPGA) usually employs a heuristic method to obtain a good solution within a practical time, and a lot of heuristic methods have been being studied. However, there is no guarantee that they find a good solution. Furthermore, division of circuit design process affects the quality of the final solution. Thus, it is expected that exact optimal solutions of circuit design help the development of a heuristic method. Experimental results showed that exact optimal solutions can be obtained for small circuits. |
| キーワード(和) | PLD / FPGA / テクノロジマッピング / 配置配線 / 厳密解 / 整数計画法 |
| キーワード(英) | PLD / FPGA / technology mapping / placement and routing / exact optimal solution / ILP |
| 資料番号 | VLD2012-75,DC2012-41 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2012/11/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | プログラマブル論理デバイスを対象とした配置配線問題の整数計画法に基づく定式化(最適化,デザインガイア2012-VLSI設計の新しい大地-) |
| サブタイトル（和） | |
| タイトル（英） | An ILP Formulation of Placement and Routing for PLDs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | PLD / PLD |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | テクノロジマッピング / technology mapping |
| キーワード(4)（和/英） | 配置配線 / placement and routing |
| キーワード(5)（和/英） | 厳密解 / exact optimal solution |
| キーワード(6)（和/英） | 整数計画法 / ILP |
| 第 1 著者 氏名（和/英） | 西山 大樹 / Hiroki NISHIYAMA |
| 第 1 著者 所属（和/英） | 広島市立大学大学院情報科学研究科 Graduate School of Information Sciences, Hiroshima City University |
| 第 2 著者 氏名（和/英） | 稲木 雅人 / Masato INAGI |
| 第 2 著者 所属（和/英） | 広島市立大学大学院情報科学研究科 Graduate School of Information Sciences, Hiroshima City University |
| 第 3 著者 氏名（和/英） | 若林 真一 / Shin'ichi WAKABAYASHI |
| 第 3 著者 所属（和/英） | 広島市立大学大学院情報科学研究科 Graduate School of Information Sciences, Hiroshima City University |
| 第 4 著者 氏名（和/英） | 永山 忍 / Shinobu NAGAYAMA |
| 第 4 著者 所属（和/英） | 広島市立大学大学院情報科学研究科 Graduate School of Information Sciences, Hiroshima City University |
| 発表年月日 | 2012-11-27 |
| 資料番号 | VLD2012-75,DC2012-41 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 320 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |