| 講演名 | 2012-10-12 FPGAのDSPブロックとブロックRAMを用いたハフ変換の実装(ハードウェア,クラウド、ネットワーク及び一般) 周 セキ, 伊藤 靖朗, 中野 浩嗣, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本論文では,二値画像中の直線を検出するハフ変換の新しいFPGAアーキテクチャを提案する.近年,FPGAには何百の組込みDSPブロックやブロックRAMが搭載されている.例えば,Xilinx社のVirtex-6ファミリFPGAには高速な乗算器,加算器,パイプラインレジスタ等で構成されたDSP48E1や18kbitのデュアルポートメモリであるブロックRAMが搭載されている.そのため,DSPブロックやブロックRAMを効果的に利用することは,FPGAを用いた計算高速化のためのもっとも重要な鍵の一つである.我々の新しいアーキテクチャでは,DSP48E1を178個,18kbitブロックRAMを180個利用し,それらを並列に動作させハフ変換を実行する.実装の結果,33232点のエッジ点をもつ512×512の画像に対して,ハフ変換を135.75μsで実行することを確認した. |
| 抄録(英) | The main contribution of this paper is to present a new FPGA architecture for the Hough transform that identifies straight lines in a binary image. Recent FPGAs have hundreds of embedded DSP blocks and block RAMs. For example, Xilinx Virtex-6 Family FPGAs have a DSP48E1 block, which is a configurable logic block equipped with fast multipliers, adders, pipeline registers, and so on. They also have a dual-port memory with 18Kbits as a block RAM. One of the most important key techniques for accelerating computation using FPGAs is an efficient usage of DSP blocks and block RAMs. Our new architecture for the Hough transform uses 178 DSP48E1 blocks and 180 block RAMs with 18Kbits that work in parallel. The implementation results show that the Hough transform for a 512×512 image with 33232 edge points can be done in only 135.75μs. |
| キーワード(和) | 画像処理 / 直線検出 / ハフ変換 / FPGA / 組込みDSPブロック / 組込みブロックRAM |
| キーワード(英) | Image processing / Line detection / Hough transform / FPGA / Embedded DSP blocks / Embedded block RAMs |
| 資料番号 | CPSY2012-31 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 2012/10/5(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | FPGAのDSPブロックとブロックRAMを用いたハフ変換の実装(ハードウェア,クラウド、ネットワーク及び一般) |
| サブタイトル（和） | |
| タイトル（英） | An implementation of Hough Transform Using DSP blocks and block RAMs on the FPGA |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 画像処理 / Image processing |
| キーワード(2)（和/英） | 直線検出 / Line detection |
| キーワード(3)（和/英） | ハフ変換 / Hough transform |
| キーワード(4)（和/英） | FPGA / FPGA |
| キーワード(5)（和/英） | 組込みDSPブロック / Embedded DSP blocks |
| キーワード(6)（和/英） | 組込みブロックRAM / Embedded block RAMs |
| 第 1 著者 氏名（和/英） | 周 セキ / Xin ZHOU |
| 第 1 著者 所属（和/英） | 広島大学大学院工学研究科 Department of Information Engineering, Hiroshima University |
| 第 2 著者 氏名（和/英） | 伊藤 靖朗 / Yasuaki ITO |
| 第 2 著者 所属（和/英） | 広島大学大学院工学研究科 Department of Information Engineering, Hiroshima University |
| 第 3 著者 氏名（和/英） | 中野 浩嗣 / Koji NAKANO |
| 第 3 著者 所属（和/英） | 広島大学大学院工学研究科 Department of Information Engineering, Hiroshima University |
| 発表年月日 | 2012-10-12 |
| 資料番号 | CPSY2012-31 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 237 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |