| 講演名 | 2012-10-19 鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャのRSA暗号回路への実装(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般) 跡部 悠太, 史 又華, 柳澤 政生, 戸川 望, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | スキャンテストは高い故障検出率を持ち,一般的に使われるテスト容易化設計技術である.しかし,スキャンテストで用いられるスキャンチェインを通して暗号LSIから秘密鍵が解読できる可能性が指摘されている.そこで,テスト容易性を保ちスキャンベース攻撃に対して高い安全性を持つセキュアスキャンアーキテクチャとしてSDSFF(State Dependent Scan Flip-Flop)が提案された.SDSFFでは,スキャンフリップフロップに対して付加するラッチの値を更新するタイミングが重要な問題となる.本稿では,オンラインテストを可能にする更新タイミングを提案する.提案する更新タイミングはスキャンチェイン上の任意のフリップフロップと回路設計時に決定した値との比較結果によって決定される.RSA暗号回路に提案するセキュアスキャンアーキテクチャを実装し,評価を行った.実験結果より,SDSFFを100個実装した場合面積オーバーヘッドは高々0.555%であり,従来手法よりも小さい面積オーバーヘッドであることがわかった. |
| 抄録(英) | Scan test is one of the useful design for testability techniques, which can detect circuit failure efficiently. However, it has been reported that it's possible to retrieve secret keys from cryptographic LSIs through scan chains. Therefore a secure scan architecture using SDSFF (State Dependent Scan Flip-Flop) against scan-based attack which achieves high security without compromising the testability is proposed. In SDSFF, there is a problem which is the update timing of the latch which added to the scan FF. In this paper, we propose the update timing to online test without sacrificing the security. In our method, the latches are updated by result which the value of KEY which decided when designed compared with any FFs in a scan chain. We show that by using proposed method, neither the secret key nor the testability of an RSA circuit implementation is compromised, and the effectiveness of the proposed method According the result, even with 100 SDSFFs, the introduced area overhead is 0.555% which less than the conventional method. |
| キーワード(和) | スキャンチェイン / スキャンベース攻撃 / セキュアスキャンアーキテクチャ / RSA暗号 / SDSFF |
| キーワード(英) | scan chain / scan-based attack / secure scan architecture / RSA / SDSFF |
| 資料番号 | VLD2012-57,SIP2012-79,ICD2012-74,IE2012-81 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2012/10/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャのRSA暗号回路への実装(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Secure Scan Architecture Using State Dependent Scan Flip-Flop with Key-Based Configuration on RSA Circuit |
| サブタイトル（和） | |
| キーワード(1)（和/英） | スキャンチェイン / scan chain |
| キーワード(2)（和/英） | スキャンベース攻撃 / scan-based attack |
| キーワード(3)（和/英） | セキュアスキャンアーキテクチャ / secure scan architecture |
| キーワード(4)（和/英） | RSA暗号 / RSA |
| キーワード(5)（和/英） | SDSFF / SDSFF |
| 第 1 著者 氏名（和/英） | 跡部 悠太 / Yuta ATOBE |
| 第 1 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科 Grad. of Fundamental Science and Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 史 又華 / Youhua SHI |
| 第 2 著者 所属（和/英） | 早稲田大学高等研究所 Waseda Institute for Advanced Study, Waseda University |
| 第 3 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 3 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科 Grad. of Fundamental Science and Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 4 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科 Grad. of Fundamental Science and Engineering, Waseda University |
| 発表年月日 | 2012-10-19 |
| 資料番号 | VLD2012-57,SIP2012-79,ICD2012-74,IE2012-81 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 245 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |