講演名 2012-10-19
幾何学計画法によるSRAMマクロ合成手法(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
張 宇, 董 青, 中武 繁寿, 楊 波, 李 静,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本研究では、幾何学計画法(Geometric Programming)に基づき、超微細プロセスにおける6T-SRAMマクロ合成手法を提案する。レイアウトスタイルとして、各トランジスタを単位トランジスタに分割するトランジスタアレイ方式を採用する。SRAMのノイズマージンとレイアウト依存効果の関係を解析し、GPとして定式して、トランジスタサイズと配置の同時に最適することを試みる。その結果、最適なトランジスタサイズと分割数を持つSRAMマクロレイアウト生成に成功した。
抄録(英) This work presents a 6T SRAM design in nanometer process via geometric programming (GP). We adopt the transistor array (TA) as a layout style, where each transistor is decomposed into a set of unit transistors. We describe the GP program analyzing the relationship between the static noise margin of SRAM and the layout-dependent effects, and tackle to simultaneously optimize transistor sizes and the placement. As a result, we successfully generated the SRAM macro layout pattern with optimal transistor size and the finger number of each transistor.
キーワード(和) SRAM / 幾何学計画法 / レイアウト依存効果 / STI / WPE / TA
キーワード(英) SRAM / Geometric Programming / Layout-dependent Effect / STI / WPE / TA
資料番号 VLD2012-54,SIP2012-76,ICD2012-71,IE2012-78
発行日

研究会情報
研究会 VLD
開催期間 2012/10/11(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 ENG
タイトル(和) 幾何学計画法によるSRAMマクロ合成手法(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
サブタイトル(和)
タイトル(英) CMOS Op-amp Circuit Synthesis with Geometric Programming
サブタイトル(和)
キーワード(1)(和/英) SRAM / SRAM
キーワード(2)(和/英) 幾何学計画法 / Geometric Programming
キーワード(3)(和/英) レイアウト依存効果 / Layout-dependent Effect
キーワード(4)(和/英) STI / STI
キーワード(5)(和/英) WPE / WPE
キーワード(6)(和/英) TA / TA
第 1 著者 氏名(和/英) 張 宇 / Yu ZHANG
第 1 著者 所属(和/英) 北九州市立大学大学院国際環境工学研究科
School of Environmental Engineering, The University of Kitakyushu
第 2 著者 氏名(和/英) 董 青 / Qing DONG
第 2 著者 所属(和/英) 北九州市立大学国際環境工学部情報メディア工学科
Department of Information and Media Engineering, the University of Kitakyushu
第 3 著者 氏名(和/英) 中武 繁寿 / Shigetoshi NAKATAKE
第 3 著者 所属(和/英) 北九州市立大学国際環境工学部情報メディア工学科
Department of Information and Media Engineering, the University of Kitakyushu
第 4 著者 氏名(和/英) 楊 波 / Bo YANG
第 4 著者 所属(和/英) (株)設計アルゴリズム研究所
Design Algorithm Laboratory, Inc.
第 5 著者 氏名(和/英) 李 静 / Jing LI
第 5 著者 所属(和/英) (株)設計アルゴリズム研究所
Design Algorithm Laboratory, Inc.
発表年月日 2012-10-19
資料番号 VLD2012-54,SIP2012-76,ICD2012-71,IE2012-78
巻番号(vol) vol.112
号番号(no) 245
ページ範囲 pp.-
ページ数 6
発行日