| 講演名 | 2012-10-19 動的電圧・周波数スケーリングに向けた動きベクトル検出アルゴリズムとこれを適用した低電力動きベクトル検出プロセッサの開発(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般) 榎本 忠儀, 小林 伸彰, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 動的電圧・周波数スケーリング(Dynamic Voltage and Frequency Scaling;DVFS)技術を適用した動きベクトル検出(ME)プロセッサを90-nm CMOS技術を用いて開発した。DVFSの電力削減効果を最大限に引き出すために、信号処理量を予測できるAdaptively Assigned Breaking-off Condition(A^2BC)と呼ぶ高速MEアルゴリズムを開発した。A^2BCアルゴリズムは符号化対象マクロブロック毎に最適動きベクトルを高速に検出すると共に、MEプロセッサへ供給する最適電圧(V_D)と最適クロック周波数(f_c)を予め予測することができるアルゴリズムである。本MEプロセッサは差分絶対値和回路、DVFS制御回路、最小値検出回路、PLLクロックドライバ、DC/DCレベルコンバータより構成される。DVFS制御とA^2BCを併用した結果、本MEプロセッサの消費電力を73.6μWに低減できた。これはDVFS制御を適用しない従来形MEプロセッサの消費電力の1.02%である。 |
| 抄録(英) | A motion estimation (ME) processor was developed by employing dynamic voltage and frequency scaling (DVFS) technique to greatly reduce the power dissipation. To make full use of the advantages of DVFS technique, a fast ME algorithm was also developed. It can adaptively predict the optimum supply voltage and the optimum clock frequency before ME process starts for each macro-block for encoding. Power dissipation of the 90-nm CMOS DVFS controlled ME processor, which contained an absolute difference accumulator as well as a small on-chip DC/DC level converter, a minimum value detector and DVFS controller, was reduced to 73.6μW, which was only 1.02% that of a conventional ME processor. |
| キーワード(和) | 消費電力 / H.264/AVC / 動きベクトル検出プロセッサ / DVFS / PLLクロックドライバ |
| キーワード(英) | power dissipation / H.264/AVC / motion estimation processor / DVFS / PLL clock driver |
| 資料番号 | VLD2012-53,SIP2012-75,ICD2012-70,IE2012-77 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2012/10/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 動的電圧・周波数スケーリングに向けた動きベクトル検出アルゴリズムとこれを適用した低電力動きベクトル検出プロセッサの開発(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般) |
| サブタイトル（和） | |
| タイトル（英） | A Low Power CMOS Motion Estimation Processor Implementing Dynamic Voltage and Frequency Scaling (DVFS) and Adaptively Assigned Breaking-off Condition (A^2BC) Motion Estimation Algorithm |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 消費電力 / power dissipation |
| キーワード(2)（和/英） | H.264/AVC / H.264/AVC |
| キーワード(3)（和/英） | 動きベクトル検出プロセッサ / motion estimation processor |
| キーワード(4)（和/英） | DVFS / DVFS |
| キーワード(5)（和/英） | PLLクロックドライバ / PLL clock driver |
| 第 1 著者 氏名（和/英） | 榎本 忠儀 / Tadayoshi Enomoto |
| 第 1 著者 所属（和/英） | 中央大学大学院理工学研究科情報工学専攻 Graduate School of Science and Engineering, Chuo University |
| 第 2 著者 氏名（和/英） | 小林 伸彰 / Nobuaki Kobayashi |
| 第 2 著者 所属（和/英） | 中央大学大学院理工学研究科情報工学専攻 Graduate School of Science and Engineering, Chuo University |
| 発表年月日 | 2012-10-19 |
| 資料番号 | VLD2012-53,SIP2012-75,ICD2012-70,IE2012-77 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 245 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |