| 講演名 | 2012-10-19 マルチスケールフィルタ向けアクセラレータ・アーキテクチャの提案(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般) 上野 伸也, / 井上 弘士, 村上 和彰, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 画像認識技術が様々な分野で使われ,画像認識アプリケーションを高性能・低消費エネルギーで実行するプロセッサが要求されている.画像認識アプリケーションの実行時間の多くを占めるのはフィルタ処理である.そのため,GRAPE-DRのように演算器をアレイ上に並べるアーキテクチャが適している.しかしながら,処理ごとにフィルタの大きさが異なるため,従来のようにメモリとのデータ入出力を行う演算器が最上段と最下段に固定されている場合,一度に動作させることの可能な演算器が少なくなってしまう.そこで,本稿では,メモリとのデータ入出力に柔軟性を持たせたDSP(Data Stream Processing)Tile型アクセラレータ・アーキテクチャを提案する.提案するアクセラレータは,DSP Tileという小規模なフィルタ処理を実行可能なTileを大量に集積しており,各DSP Tileがメモリと通信を行える.さらに,各DSP Tileは他のDSP Tileへ演算結果を渡せるように接続されている.これらを利用して,小規模なフィルタ処理を複数並列に実行したり,大規模なフィルタ処理を実行したりすることが可能である.本稿では,面積オーバーヘッドを考慮しながら,詳細なアーキテクチャの決定を行う. |
| 抄録(英) | Image recognition processing includes a number of filter operations which dominate the total execution time. Exploiting ALU array to accelerate the filter operations is one of the most promising approaches to achieve such energy-efficient executions. However, it is difficult for conventional ALU array accelerator to achieve high-performance and low-energy for multi-scale filter operations. To tackle this issule this paper proposes DSP (Data Stream Processing) tile accelerator for multi scale filter operations. Tile accelerator has many DSP tiles which can execute a small size of filter efficiently. Each DSP tile is connected with three-dimensionally implemented scratch-pad memories via TSVs. |
| キーワード(和) | アクセラレータ / 再構成可能プロセッサ / 画像認識技術 |
| キーワード(英) | Accelerator / Reconfigurable-Processor / Image Recognition |
| 資料番号 | VLD2012-51,SIP2012-73,ICD2012-68,IE2012-75 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2012/10/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | マルチスケールフィルタ向けアクセラレータ・アーキテクチャの提案(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Accelerator Architecture for Multi Scale Filter Operation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | アクセラレータ / Accelerator |
| キーワード(2)（和/英） | 再構成可能プロセッサ / Reconfigurable-Processor |
| キーワード(3)（和/英） | 画像認識技術 / Image Recognition |
| 第 1 著者 氏名（和/英） | 上野 伸也 / Shinya UENO |
| 第 1 著者 所属（和/英） | 九州大学院システム情報科学府 Graduate School of Information Science and Electrical Engineering, Kyushu University |
| 第 2 著者 氏名（和/英） | / 井上 弘士 / ERIC Gauthier LOVIC |
| 第 2 著者 所属（和/英） | 九州大学大学院システム情報科学研究院 Faculty of Information Science and Electrical Engineer-ing, Kyushu University |
| 第 3 著者 氏名（和/英） | 村上 和彰 / Koji INOUE |
| 第 3 著者 所属（和/英） | 九州大学大学院システム情報科学研究院 Faculty of Information Science and Electrical Engineer-ing, Kyushu University |
| 発表年月日 | 2012-10-19 |
| 資料番号 | VLD2012-51,SIP2012-73,ICD2012-68,IE2012-75 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 245 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |