| 講演名 | 2012-10-19 コンフィグレーションメモリサイズの減少を指向したパケット転送に基づく動的再構成VLSIプロセッサの構成(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般) 藤岡 与周, 亀山 充隆, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 動的再構成VLSIプロセッサのコンフィグレーションメモリ容量のサイズを大幅に減少するために,レジスタトランスファレベルパケット転送法を提案している.自律的なパケットデータ転送とオフラインスケジューリング・アロケーションを効果的に用いたセミオートノマスパケットルーティングに基づき,従来の動的再構成並列VLSIプロセッサのコンフィギュレーションメモリ容量の減少を実現している.条件分岐が存在する場合でも,パケットルーティング制御記憶容量が従来の動的再構成VLSIと比べて十分に減少できることを明らかにしている. |
| 抄録(英) | Register-transfer-level packet routing scheme is proposed for intra-chip data transfer to make the size of configuration memory for dynamically reconfigurable VLSI processors greatly reduced. Configuration memory reduction in the conventional dynamically reconfigurable parallel VLSI processor can be achieved based on semi-autonomous packet routing, where both autonomous packet data transfer and offline scheduling/allocation are effectively utilized. It is demonstrated that we can make the control storage size much smaller than the conventional dynamically reconfigurable VLSI, even in the case where the CDFG contains many conditional branches. |
| キーワード(和) | 粗粒度再構成可能VLSIプロセッサ / セミオートノマスパケットルーティング / コンフィギュレーションメモリ / 条件分岐 |
| キーワード(英) | coarse-grain reconfigurable VLSI processor / semi-autonomous packet routing / configuration memory / conditional branches |
| 資料番号 | VLD2012-47,SIP2012-69,ICD2012-64,IE2012-71 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2012/10/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | コンフィグレーションメモリサイズの減少を指向したパケット転送に基づく動的再構成VLSIプロセッサの構成(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Design of a Packet-Transfer-Based Dynamic Reconfigurable VLSI Processor for Reduction of a Configuration Memory Size |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 粗粒度再構成可能VLSIプロセッサ / coarse-grain reconfigurable VLSI processor |
| キーワード(2)（和/英） | セミオートノマスパケットルーティング / semi-autonomous packet routing |
| キーワード(3)（和/英） | コンフィギュレーションメモリ / configuration memory |
| キーワード(4)（和/英） | 条件分岐 / conditional branches |
| 第 1 著者 氏名（和/英） | 藤岡 与周 / Yoshichika FUJIOKA |
| 第 1 著者 所属（和/英） | 八戸工業大学工学部 Faculty of Engineering, Hachinohe Institute of Technology |
| 第 2 著者 氏名（和/英） | 亀山 充隆 / Michitaka KAMEYAMA |
| 第 2 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
| 発表年月日 | 2012-10-19 |
| 資料番号 | VLD2012-47,SIP2012-69,ICD2012-64,IE2012-71 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 245 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |