| 講演名 | 2012-08-03 タイミング最適化非同期クロック生成器を搭載した40nm超低電圧SAR ADC(アナログ・無線技術,低電圧/低消費電力技術,新デバイス・回路とその応用) 関本 竜太, 志方 明, 吉岡 健太郎, 黒田 忠広, 石黒 仁揮, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本研究では、最適タイミング非同期クロック生成器を搭載した、超低電圧・超低消費電力の逐次比較型(Successive Approximation Register; SAR)アナログデジタル変換器(Analog to Digital Converter)を提案する。クロック生成器の遅延量をキャリブレーションすることで、DACセトリングの待ち時間がデバイスミスマッチに合わせて最適化される。チップは40nmのCMOSプロセスを用いて試作し、2.048MS/sにおいて有効ビット数(Effective Number of Bits; ENOB) 7.5-bit、FoM(Figure of Merit) 8.75fJ/conv.を達成した。 |
| 抄録(英) | This paper presents an ultra low power and low voltage successive approximation register (SAR) analog to digital converter (ADC) that uses an adaptive timing optimized asynchronous clock generator. By calibrating the delay time of the clock generator, the DAC settling time is optimized to counter the device mismatch. Test chip has been fabricated in 40nm standard CMOS process and achieved 7.5-ENOB (Effective Number of Bits) and figure of merit (FoM) of 8.75-J/conversion-step with 2.048MS/s. |
| キーワード(和) | 超低電圧 / 超低消費電力 / SAR / ADC |
| キーワード(英) | ultra low voltage / ultra low power / SAR / ADC |
| 資料番号 | SDM2012-88,ICD2012-56 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2012/7/26(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | タイミング最適化非同期クロック生成器を搭載した40nm超低電圧SAR ADC(アナログ・無線技術,低電圧/低消費電力技術,新デバイス・回路とその応用) |
| サブタイトル（和） | |
| タイトル（英） | A 40nm Ultra Low Voltage SAR ADC with Timing Optimized Asynchronous Clock Generator |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 超低電圧 / ultra low voltage |
| キーワード(2)（和/英） | 超低消費電力 / ultra low power |
| キーワード(3)（和/英） | SAR / SAR |
| キーワード(4)（和/英） | ADC / ADC |
| 第 1 著者 氏名（和/英） | 関本 竜太 / Ryota SEKIMOTO |
| 第 1 著者 所属（和/英） | 慶應義塾大学理工学部電子工学科 Department of Electronics and Electrical Engineering, Keio University |
| 第 2 著者 氏名（和/英） | 志方 明 / Akira SHIKATA |
| 第 2 著者 所属（和/英） | 慶應義塾大学理工学部電子工学科 Department of Electronics and Electrical Engineering, Keio University |
| 第 3 著者 氏名（和/英） | 吉岡 健太郎 / Kentaro YOSHIOKA |
| 第 3 著者 所属（和/英） | 慶應義塾大学理工学部電子工学科 Department of Electronics and Electrical Engineering, Keio University |
| 第 4 著者 氏名（和/英） | 黒田 忠広 / Tadahiro KURODA |
| 第 4 著者 所属（和/英） | 慶應義塾大学理工学部電子工学科 Department of Electronics and Electrical Engineering, Keio University |
| 第 5 著者 氏名（和/英） | 石黒 仁揮 / Hiroki ISHIKURO |
| 第 5 著者 所属（和/英） | 慶應義塾大学理工学部電子工学科 Department of Electronics and Electrical Engineering, Keio University |
| 発表年月日 | 2012-08-03 |
| 資料番号 | SDM2012-88,ICD2012-56 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 170 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |