| 講演名 | 2012-08-02 擬似スピンMOSFETを用いた不揮発性SRAMのスタティックノイズマージンとエネルギー性能の解析(不揮発メモリ,低電圧/低消費電力技術,新デバイス・回路とその応用) 周藤 悠介, 山本 修一郎, 菅原 聡, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 我々は,既存のCMOSテクノロジーに適合する擬似スピンMOSFET(通常のMOSFETと強磁性トンネル接合で実現できるスピントランジスタ)を用いた不揮発性SRAM (NV-SRAM)および不揮発性フリップフロップ(NV-FF),さらにはこれらを用いた待機時電力削減アーキテクチャである不揮発パワーゲーティング(NVPG)を提案している,本研究では,擬似スピンMOSFETを用いたNV-SRAMのstatic noise marginとenergy performanceを詳細に解析し,また,これらを改善できるマイクロアーキテクチャの開発を行った.我々の提案しているNV-SRAMを用いれば,エネルギー削減効果の極めて高いNVPGを実現できることを明らかにした. |
| 抄録(英) | We proposed a new nonvolatile SRAM (NV-SRAM) cell and a nonvolatile FF (NV-FF) using pseudo-spin-MOSFETs (that can be configured with an ordinary MOSFET and a ferromagnetic tunnel junction), which are adaptable to the present CMOS technology, and we also proposed nonvolatile power-gating (NVPG) employing the NV-SRAM and NV-FF circuits as a standby-power reduction architecture. In this study, the static noise margin and energy performance of the NV-SRAM cell using pseudo-spin-MOSFETs were analyzed in detail, and microarchitectures for improving these properties were also developed. The NV-SRAM cell with the proposed microarchitectures is promising for highly energy-efficient NVPG systems. |
| キーワード(和) | CMOS/スピントロニクス融合技術 / パワーゲーティング / 不揮発性SRAM / 不揮発性フリップフロップ / 擬似スピンMOSFET / スピントランジスタ・アーキテクチャ |
| キーワード(英) | CMOS/spintronics hybrid technology / Power-gating / Nonvolatile SRAM / Nonvolatile flip-flop / Pseudo-spin-MOSFET / Spin-transistor architecture |
| 資料番号 | SDM2012-75,ICD2012-43 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2012/7/26(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 擬似スピンMOSFETを用いた不揮発性SRAMのスタティックノイズマージンとエネルギー性能の解析(不揮発メモリ,低電圧/低消費電力技術,新デバイス・回路とその応用) |
| サブタイトル（和） | |
| タイトル（英） | Static noise margin and energy performance analyses of a nonvolatile SRAM cell using pseudo-spin-MOSFET |
| サブタイトル（和） | |
| キーワード(1)（和/英） | CMOS/スピントロニクス融合技術 / CMOS/spintronics hybrid technology |
| キーワード(2)（和/英） | パワーゲーティング / Power-gating |
| キーワード(3)（和/英） | 不揮発性SRAM / Nonvolatile SRAM |
| キーワード(4)（和/英） | 不揮発性フリップフロップ / Nonvolatile flip-flop |
| キーワード(5)（和/英） | 擬似スピンMOSFET / Pseudo-spin-MOSFET |
| キーワード(6)（和/英） | スピントランジスタ・アーキテクチャ / Spin-transistor architecture |
| 第 1 著者 氏名（和/英） | 周藤 悠介 / Yusuke SHUTO |
| 第 1 著者 所属（和/英） | 東京工業大学像情報工学研究所:科学技術振興機構CREST:神奈川科学アカデミー ISEL, Tokyo Inst. of Tech.:CREST, JST:KAST, KSP |
| 第 2 著者 氏名（和/英） | 山本 修一郎 / Shuu'ichirou YAMAMOTO |
| 第 2 著者 所属（和/英） | 東京工業大学大学院総合理工学研究科:科学技術振興機構CREST IGS, Tokyo Inst. of Tech.:CREST, JST |
| 第 3 著者 氏名（和/英） | 菅原 聡 / Satoshi SUGAHARA |
| 第 3 著者 所属（和/英） | 東京工業大学像情報工学研究所:科学技術振興機構CREST ISEL, Tokyo Inst. of Tech.:CREST, JST |
| 発表年月日 | 2012-08-02 |
| 資料番号 | SDM2012-75,ICD2012-43 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 170 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |