| 講演名 | 2012-08-02 10nm径トライゲートナノワイヤMOSFETにおける高電界輸送特性向上と薄BOXによる閾値調整(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用) 太田 健介, 齋藤 真澄, 田中 千加, 内田 健, 沼田 敏典, |
||
|---|---|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
||
| 抄録(和) | 10nm径トライゲートナノワイヤMOSFETを作成し、高性能動作、閾値調整、ばらつきの抑制、自己発熱効果の抑制が可能であることを実験的に示した。ソース/ドレインの最適化とStress memorization technique (SMT)によって、寄生抵抗の低減と移動度向上を実現した。また、SMTによって高電界キャリア速度も向上するため、I_ |
||
| 抄録(英) | We demonstrate high-performance 10nm-diameter tri-gate nanowire transistors (NW Tr.) with V_ | tunability, small variability and negligible self-heating. Optimized S/D and stress memorization technique (SMT) lead to significant parasitic resistance reduction and mobility enhancement. Saturation velocity increase by SMT further enhances high-field carrier velocity and I_| control in tri-gate NW Tr. with thin BOX for the first time. The degradation of body effect by NW narrowing can be recovered by thinning NW height, enabling dynamic power and performance management.
| |
| キーワード(和) | MOSFET / ナノワイヤ / 閾値調整 / 薄BOX | ||
| キーワード(英) | MOSFET / Nanowire / threshold voltage control / thin BOX | ||
| 資料番号 | SDM2012-70,ICD2012-38 | ||
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2012/7/26(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | ||
| 申込み研究会 | Integrated Circuits and Devices (ICD) | |
|---|---|---|
| 本文の言語 | JPN | |
| タイトル（和） | 10nm径トライゲートナノワイヤMOSFETにおける高電界輸送特性向上と薄BOXによる閾値調整(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用) | |
| サブタイトル（和） | ||
| タイトル（英） | 10nm-Diameter Tri-Gate Silicon Nanowire MOSFETs with Enhanced High-Field Transport and V_ | Tunability through Thin BOX |
| サブタイトル（和） | ||
| キーワード(1)（和/英） | MOSFET / MOSFET | |
| キーワード(2)（和/英） | ナノワイヤ / Nanowire | |
| キーワード(3)（和/英） | 閾値調整 / threshold voltage control | |
| キーワード(4)（和/英） | 薄BOX / thin BOX | |
| 第 1 著者 氏名（和/英） | 太田 健介 / Kensuke Ota | |
| 第 1 著者 所属（和/英） | (株)東芝研究開発センターLSI基盤技術ラボラトリー Advanced LSI Technology Laboratory, Corporate R&D Center, Toshiba Corporation |
|
| 第 2 著者 氏名（和/英） | 齋藤 真澄 / Masumi Saitoh | |
| 第 2 著者 所属（和/英） | (株)東芝研究開発センターLSI基盤技術ラボラトリー Advanced LSI Technology Laboratory, Corporate R&D Center, Toshiba Corporation |
|
| 第 3 著者 氏名（和/英） | 田中 千加 / Chika Tanaka | |
| 第 3 著者 所属（和/英） | (株)東芝研究開発センターLSI基盤技術ラボラトリー Advanced LSI Technology Laboratory, Corporate R&D Center, Toshiba Corporation |
|
| 第 4 著者 氏名（和/英） | 内田 健 / Ken Uchida | |
| 第 4 著者 所属（和/英） | 東京工業大学 Tokyo Institute of Technology |
|
| 第 5 著者 氏名（和/英） | 沼田 敏典 / Toshinori Numata | |
| 第 5 著者 所属（和/英） | (株)東芝研究開発センターLSI基盤技術ラボラトリー Advanced LSI Technology Laboratory, Corporate R&D Center, Toshiba Corporation |
|
| 発表年月日 | 2012-08-02 | |
| 資料番号 | SDM2012-70,ICD2012-38 | |
| 巻番号（vol） | vol.112 | |
| 号番号（no） | 170 | |
| ページ範囲 | pp.- | |
| ページ数 | 6 | |
| 発行日 | ||