| 講演名 | 2012-08-02 読出しビット線リミット機構を備えた40-nm 256-Kb サブ 10pJ/access動作8T SRAM(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用) 吉本 秀輔, 寺田 正治, 梅木 洋平, 奥村 俊介, 川澄 篤, 鈴木 利一, 森脇 真一, 宮野 信治, 川口 博, 吉本 雅彦, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本論文では, 8トランジスタ型SRAMにおける,読出しビット線の振幅を抑制する読出しビット線リミット回路と,読出し動作を加速する放電加速回路を提案する.提案回路を用いることにより,センターコーナ(CCコーナ)において, 22%のアクティブエネルギを改善した.また,遅延値は,ワーストケース(FSコーナ, -40℃)において32%の増加となった.本提案回路を, 40nm CMOSプロセスを用いて256KbのSRAMとして実装し, 10pJ/access, 0.5V-0.7Vでの動作を実現した. |
| 抄録(英) | This paper presents a novel read-bitline amplitude limiting (RBAL) scheme which suppresses dynamic energy dissipation caused by random variation. In addition, a discharge acceleration (DA) circuit is proposed to decrease delay overhead of RBAL. The proposed scheme improves the active energy dissipation in a read cycle by 22% at the center-center (CC) corner and 25℃. The maximum delay overhead is 32% at the fast-slow (FS) corner and -40℃. The circuits have been implemented using the 40-nm bulk CMOS process. The implemented 256-Kb 8T SRAM works fine with energy dissipation of sub-10 pJ / access from 0.5-0.7V. |
| キーワード(和) | 8T SRAM / 低電圧 / 低電力 / 読出しビット線リミッタ / 放電加速 |
| キーワード(英) | 8T SRAM / low voltage / low energy / read bitline limiter / discharge accelerator |
| 資料番号 | SDM2012-64,ICD2012-32 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2012/7/26(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 読出しビット線リミット機構を備えた40-nm 256-Kb サブ 10pJ/access動作8T SRAM(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用) |
| サブタイトル（和） | |
| タイトル（英） | A 40-nm 256-Kb Sub-10 pJ/Access 8T SRAM with Read Bitline Amplitude Limiting (RBAL) Scheme |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 8T SRAM / 8T SRAM |
| キーワード(2)（和/英） | 低電圧 / low voltage |
| キーワード(3)（和/英） | 低電力 / low energy |
| キーワード(4)（和/英） | 読出しビット線リミッタ / read bitline limiter |
| キーワード(5)（和/英） | 放電加速 / discharge accelerator |
| 第 1 著者 氏名（和/英） | 吉本 秀輔 / Shusuke YOSHIMOTO |
| 第 1 著者 所属（和/英） | 神戸大学大学院工学研究科 Graduate School of System Informatics, Kobe University |
| 第 2 著者 氏名（和/英） | 寺田 正治 / Masaharu TERADA |
| 第 2 著者 所属（和/英） | 神戸大学大学院工学研究科 Graduate School of System Informatics, Kobe University |
| 第 3 著者 氏名（和/英） | 梅木 洋平 / Youhei UMEKI |
| 第 3 著者 所属（和/英） | 神戸大学大学院工学研究科 Graduate School of System Informatics, Kobe University |
| 第 4 著者 氏名（和/英） | 奥村 俊介 / Shunsuke OKUMURA |
| 第 4 著者 所属（和/英） | 神戸大学大学院工学研究科 Graduate School of System Informatics, Kobe University |
| 第 5 著者 氏名（和/英） | 川澄 篤 / Atsushi KAWASUMI |
| 第 5 著者 所属（和/英） | 株式会社半導体理工学研究センター Semiconductor Technology Academic Research Center (STARC) |
| 第 6 著者 氏名（和/英） | 鈴木 利一 / Toshikazu SUZUKI |
| 第 6 著者 所属（和/英） | 株式会社半導体理工学研究センター Semiconductor Technology Academic Research Center (STARC) |
| 第 7 著者 氏名（和/英） | 森脇 真一 / Shinichi MORIWAKI |
| 第 7 著者 所属（和/英） | 株式会社半導体理工学研究センター Semiconductor Technology Academic Research Center (STARC) |
| 第 8 著者 氏名（和/英） | 宮野 信治 / Shinji MIYANO |
| 第 8 著者 所属（和/英） | 株式会社半導体理工学研究センター Semiconductor Technology Academic Research Center (STARC) |
| 第 9 著者 氏名（和/英） | 川口 博 / Hiroshi KAWAGUCHI |
| 第 9 著者 所属（和/英） | 神戸大学大学院工学研究科 Graduate School of System Informatics, Kobe University |
| 第 10 著者 氏名（和/英） | 吉本 雅彦 / Masahiko YOSHIMOTO |
| 第 10 著者 所属（和/英） | 神戸大学大学院工学研究科 Graduate School of System Informatics, Kobe University |
| 発表年月日 | 2012-08-02 |
| 資料番号 | SDM2012-64,ICD2012-32 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 170 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |