講演名 2012-08-02
プロセスばらつきを考慮した低電圧動作混合連想度キャッシュ構造(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
鄭 晋旭, 中田 洋平, 奥村 俊介, 川口 博, 吉本 雅彦,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本論文では、キャッシュのインデックスごとに様々な連想度を取ることによってプロセスばらつきに対応する低電圧キャッシュ構造を提案する。提案キャッシュでは、プロセスばらつきの影響による故障ブロックがキャッシュ内でランダムに分布することに着目し、故障ブロックのみを7T/14T SRAMの回復機構を用いて回復させる。それにより、従来のウェイごと、あるいはキャッシュ全体における一様な回復手法と比べ、面積オーバヘッド、容量オーバヘッドを削減でき、より効率的に低電圧動作を得ることができる。65nmプロセスで試作した実チップの測定結果、7.81%の容量オーバヘッド、5.22%の面積オーバヘッドのみで80mVの動作電圧削減効果を確認した。
抄録(英) In this paper, we propose the mixed associativity scheme using 7T/14T SRAM, which can reduce the minimum operating voltage of the entire cache efficiently. The proposed mixed associativity scheme allows associativities in each index to be various. It exploits the characteristics of manufacturing-induced defects in memory structures and the recovery feature of 7T/14T SRAM. The proposed scheme has no additional cycle penalty. According to our measurement results, the proposed scheme can reduce the minimum operating voltage by 80mV. Area estimation results show that the area overhead of the proposed cache scheme is 5.22% in 64-KB cache 8-way set-associative cache.
キーワード(和) Cache / SRAM / 低電圧動作 / 混合連想度
キーワード(英) Cache / SRAM / Low-voltage operation / Mixed-associativity
資料番号 SDM2012-63,ICD2012-31
発行日

研究会情報
研究会 ICD
開催期間 2012/7/26(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) プロセスばらつきを考慮した低電圧動作混合連想度キャッシュ構造(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
サブタイトル(和)
タイトル(英) A Variation-Aware Low-Voltage Set-Associative Cache with Mixed-Associativity
サブタイトル(和)
キーワード(1)(和/英) Cache / Cache
キーワード(2)(和/英) SRAM / SRAM
キーワード(3)(和/英) 低電圧動作 / Low-voltage operation
キーワード(4)(和/英) 混合連想度 / Mixed-associativity
第 1 著者 氏名(和/英) 鄭 晋旭 / Jinwook Jung
第 1 著者 所属(和/英) 神戸大学大学院システム情報学研究科
Graduate School of System Informatics, Kobe University
第 2 著者 氏名(和/英) 中田 洋平 / Yohei Nakata
第 2 著者 所属(和/英) 神戸大学大学院システム情報学研究科
Graduate School of System Informatics, Kobe University
第 3 著者 氏名(和/英) 奥村 俊介 / Shunsuke Okumura
第 3 著者 所属(和/英) 神戸大学大学院システム情報学研究科
Graduate School of System Informatics, Kobe University
第 4 著者 氏名(和/英) 川口 博 / Hiroshi Kawaguchi
第 4 著者 所属(和/英) 神戸大学大学院システム情報学研究科
Graduate School of System Informatics, Kobe University
第 5 著者 氏名(和/英) 吉本 雅彦 / Masahiko Yoshimoto
第 5 著者 所属(和/英) 神戸大学大学院システム情報学研究科:独立行政法人科学技術振興機構,CREST
Graduate School of System Informatics, Kobe University:Japan Science and Technology agency CREST
発表年月日 2012-08-02
資料番号 SDM2012-63,ICD2012-31
巻番号(vol) vol.112
号番号(no) 170
ページ範囲 pp.-
ページ数 6
発行日