| 講演名 | 2012-07-19 SFQ回路を用いた2ビット・ビットスライス半精度浮動小数点乗算器の設計(信号処理基盤技術及びその応用,一般) 成瀬 遥平, 鬼頭 信貴, 高木 直史, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 単一磁束量子(SFQ)回路は,低消費電力性,高速性に優れ,次世代デバイスとして実用化されることが期待されている.SFQ回路を用いた演算器は,主として1bitずつデータを処理していくビットシリアル方式に基づいて設計されていた.しかし,ビットシリアル方式はデータのビット数に反比例してスループットが悪化するという問題がある.本報告では,2bitずつ処理する2ビット・ビットスライス方式に基づいた浮動小数点乗算器の構成法を示した.各精度におけるビットシリアル浮動小数点乗算器と2ビット・ビットスライス浮動小数点乗算器の性能をゲートレベルで見積り比較した.これに基づき,SFQ回路を用いた2ビット・ビットスライス半精度浮動小数点乗算器を設計し,接合数50531,遅延時間7849psを得た. |
| 抄録(英) | Single flux quantum (SFQ) circuits are expected as next-generation circuits. Arithmetic circuits using SFQ circuits have been designed based on bit-serial structure. When the bit width of input data increases, the number of cycles for input data increases. In this report, we propose a floating-point multiplier operating based on bit-slice architecture. We design a 2bit bit-slice floating-point multiplier and bit-serial floating-point multiplier at gate level and conpare the performances of them respectively. We design a 2bit bit-slice half-precision floating-point multiplier. The number of junctions and delay time are 50531 and 7849ps. |
| キーワード(和) | SFQ回路 / 超伝導単一磁束量子回路 / 乗算器 / ビットスライス / 浮動小数点乗算器 |
| キーワード(英) | SFQ circuit / Single Flux Quantum circuit / multiplier / bit-slice / floating-point multiplier |
| 資料番号 | SCE2012-12 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SCE |
|---|---|
| 開催期間 | 2012/7/12(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Superconductive Electronics (SCE) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | SFQ回路を用いた2ビット・ビットスライス半精度浮動小数点乗算器の設計(信号処理基盤技術及びその応用,一般) |
| サブタイトル（和） | |
| タイトル（英） | Design of a 2bit Bit-Slice Half-Precision Floating-Point Multiplier Using SFQ Circuits |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SFQ回路 / SFQ circuit |
| キーワード(2)（和/英） | 超伝導単一磁束量子回路 / Single Flux Quantum circuit |
| キーワード(3)（和/英） | 乗算器 / multiplier |
| キーワード(4)（和/英） | ビットスライス / bit-slice |
| キーワード(5)（和/英） | 浮動小数点乗算器 / floating-point multiplier |
| 第 1 著者 氏名（和/英） | 成瀬 遥平 / Yohei NARUSE |
| 第 1 著者 所属（和/英） | 京都大学大学院情報学研究科 Kyoto University Engineering Department |
| 第 2 著者 氏名（和/英） | 鬼頭 信貴 / Nobutaka KITO |
| 第 2 著者 所属（和/英） | 中京大学情報理工学部 Chukyo University |
| 第 3 著者 氏名（和/英） | 高木 直史 / Naofumi TAKAGI |
| 第 3 著者 所属（和/英） | 京都大学大学院情報学研究科 Kyoto University Engineering Department |
| 発表年月日 | 2012-07-19 |
| 資料番号 | SCE2012-12 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 138 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |