| 講演名 | 2012-07-03 State Dependent Scan Flip Flopを用いたRSA暗号回路へのセキュアスキャンアーキテクチャの実装(システムと信号処理及び一般) 跡部 悠太, 史 又華, 柳澤 政生, 戸川 望, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 代表的なテスト容易化設計であるスキャンテストは,LSI内部のFF(フリップフロップ)を直列に接続し,外部から自由に制御,観測でき,効率よく故障検出をすることができる.一方,スキャンテストで用いられるスキャンチェインを使用し,暗号LSIの秘密鍵を解読するスキャンベース攻撃が注目されている.一般的にテスト容易性とセキュリティは相反する性質であるが,それらを両立させる回路設計が必要である.本稿では,スキャンテストの利点であるテスト容易性を持ち,スキャンベース攻撃に対するセキュアスキャンアーキテクチャを提案する.提案手法では,スキャンチェイン中の任意のFFにラッチを付け加えることで,過去のFFの値を利用し,スキャンデータを攻撃者に解読不可能なデータに変化させる.FFの値が変化することで,スキャンデータを動的に変化させることが可能である.攻撃者には解読不可能なデータであっても,テスト者は拡張回路の構造を知っているため,通常のスキャンテストと同様のテストが可能である.RSA暗号回路に提案するセキュアスキャンアーキテクチャを実装し,評価を行った. |
| 抄録(英) | Scan test that is one of the useful design for testability tecniques, which can control and observe the FFs(Flip Flops) inside LSIs, can detect circuit failure efficiently. On the other hand, a scan-based attack using scan chain which retrieves secret keys of cryptographic LSIs is considered. Generaly testability and security are contradictory, there is a need for an efficient design for testability circuit to satisfy both testability and security. In this paper, a secure scan architecture against scan-based attack which have high testability is proposed. In our method, scan data is state-dependent changed unintelligible data to attackers by adding the latch to any FFs in the scan chain. Changing the value of the FFs can dynamically change the scan data. The tester can test as a normal scan test because they know the structure of the extended circuit. We made an analysis on an RSA implementation to show the effectiveness of the proposed method and discussed how our approach is resistant to scan-based attack. |
| キーワード(和) | スキャンチェイン / スキャンベース攻撃 / セキュアスキャンアーキテクチャ / RSA暗号 |
| キーワード(英) | scan chain / scan-based attack / secure scan architecture / RSA |
| 資料番号 | CAS2012-21,VLD2012-31,SIP2012-53,MSS2012-21 |
| 発行日 |
| 研究会情報 | |
| 研究会 | MSS |
|---|---|
| 開催期間 | 2012/6/25(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Mathematical Systems Science and its applications(MSS) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | State Dependent Scan Flip Flopを用いたRSA暗号回路へのセキュアスキャンアーキテクチャの実装(システムと信号処理及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Secure Scan Architecture on RSA Circuit Using State Dependent Scan Flip Flop against Scan-Based Side Channel Attack |
| サブタイトル（和） | |
| キーワード(1)（和/英） | スキャンチェイン / scan chain |
| キーワード(2)（和/英） | スキャンベース攻撃 / scan-based attack |
| キーワード(3)（和/英） | セキュアスキャンアーキテクチャ / secure scan architecture |
| キーワード(4)（和/英） | RSA暗号 / RSA |
| 第 1 著者 氏名（和/英） | 跡部 悠太 / Yuta ATOBE |
| 第 1 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科 Grad. of Fundamental Science and Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 史 又華 / Youhua SHI |
| 第 2 著者 所属（和/英） | 早稲田大学高等研究所 Waseda Institute for Advanced Study, Waseda University |
| 第 3 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 3 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科 Grad. of Fundamental Science and Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 4 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科 Grad. of Fundamental Science and Engineering, Waseda University |
| 発表年月日 | 2012-07-03 |
| 資料番号 | CAS2012-21,VLD2012-31,SIP2012-53,MSS2012-21 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 116 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |