| 講演名 | 2012-05-29 FPGAを用いたDC-DCコンパータのディジタル制御における遅延制御法の検討(リコンフィギャラブル応用) 山邉 芳彦, 中島 華菜子, 土肥 慶亮, 浜脇 一馬, 山下 健太郎, 梶原 一宏, 黒川 不二雄, 柴田 裕一郎, 小栗 清, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年、省エネへの取り組みとしてスイッチング電源のディジタル制御が注目されている。特に、FPGAを用いてDC-DCコンバータを制御する手法は、時間解像度の高いPulse Width Modulation(PWM)を回路レベルで構成し、これを高速な並列演算回路で制御できることから有望と考えられる。従来、FPGA上で高いクロック周波数を使わずにPWM回路を実現するためにDelay Lineが用いられてきた。しかしながら、この手法は遅延の線形性を保つために手動による配置配線が必要であるうえ、FPGA上の大きな領域を占めるという問題があった。そこで、本稿ではFPGAに備わっているSerializer-and-Deserializer(SerDes)プリミティブを利用した新たなPWM回路の構築法を提案する。SerDesを用いることにより、実装に必要となる面積を削減できるほか、生産性も向上すると期待できる。ただし、部分的には高い周波数のクロック信号が必要となる。そこで、この2つの手法のトレードオフを明らかにするために遅延時間の線形性、資源使用数、消費電力、生産性、DC-DCコンバータの制御精度の観点から評価および比較を行った。実験の結果、遅延時間の線形性、資源使用数および生産性においてSerDesの優位性が示された。また、SerDesの消費電力はDelay Lineと比べて66[mW]増加することが分かった。一方、2つの手法でDC-DCコンバータを構築し動特性を測定したところ、ほぼ同等の制御精度を達成可能なことが分かった。 |
| 抄録(英) | In the context of energy saving, digital controlled switching power supplies have attracted increasing attention. Especially, FPGA implementation of digital control for a DC-DC converter is promising, since it enables high resolution digital Pulse Width Modulation (PWM) to be controlled in a circuit level with high-speed parallel arithmetic. Conventionally, a delay line has been used to implement PWM with a moderate clock frequency. However, this approach needs manual layout to keep the delay linearity and large FPGA areas. In this paper, a novel implementation of FPGA-based PWM focusing on a Serializer-and-Deserializer (SerDes) primitive is proposed. While the use of SerDes primitives reduces required FPGA areas and improves the productivity, it needs high frequency for clock signals partly. Thus, we analyzed these trade-offs empirically from a viewpoint of delay linearity, resource usage, power consumption, productivity, and control accuracy. The evaluation results revealed that the use of SerDes improved the delay linearity, resource usage, and productivity at the cost of a 66 [mW] increase in power consumption. On the other hand, the dynamic characteristics achieved by DC-DC converters with the two approaches were the almost same. |
| キーワード(和) | FPGA / スイッチング電源 / PWM制御 / SerDes / Delay Line |
| キーワード(英) | FPGA / switching power supply / pulse width modulation / SerDes / delay line |
| 資料番号 | RECONF2012-15 |
| 発行日 |
| 研究会情報 | |
| 研究会 | AI |
|---|---|
| 開催期間 | 2012/5/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Artificial Intelligence and Knowledge-Based Processing (AI) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | FPGAを用いたDC-DCコンパータのディジタル制御における遅延制御法の検討(リコンフィギャラブル応用) |
| サブタイトル（和） | |
| タイトル（英） | Implementation of delay control methods for FPGA-based digital DC-DC Converters |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | スイッチング電源 / switching power supply |
| キーワード(3)（和/英） | PWM制御 / pulse width modulation |
| キーワード(4)（和/英） | SerDes / SerDes |
| キーワード(5)（和/英） | Delay Line / delay line |
| 第 1 著者 氏名（和/英） | 山邉 芳彦 / Yoshihiko YAMABE |
| 第 1 著者 所属（和/英） | 長崎大学 Nagasaki University |
| 第 2 著者 氏名（和/英） | 中島 華菜子 / Kanako NAKASHIMA |
| 第 2 著者 所属（和/英） | 長崎大学 Nagasaki University |
| 第 3 著者 氏名（和/英） | 土肥 慶亮 / Keisuke DOHI |
| 第 3 著者 所属（和/英） | 長崎大学 Nagasaki University |
| 第 4 著者 氏名（和/英） | 浜脇 一馬 / Kazuma HAMAWAKI |
| 第 4 著者 所属（和/英） | 長崎大学 Nagasaki University |
| 第 5 著者 氏名（和/英） | 山下 健太郎 / Kentaro YAMASHITA |
| 第 5 著者 所属（和/英） | 長崎大学 Nagasaki University |
| 第 6 著者 氏名（和/英） | 梶原 一宏 / Kazuhiro KAJIWARA |
| 第 6 著者 所属（和/英） | 長崎大学 Nagasaki University |
| 第 7 著者 氏名（和/英） | 黒川 不二雄 / Fujio KUROKAWA |
| 第 7 著者 所属（和/英） | 長崎大学 Nagasaki University |
| 第 8 著者 氏名（和/英） | 柴田 裕一郎 / Yuuichiro SHIBATA |
| 第 8 著者 所属（和/英） | 長崎大学 Nagasaki University |
| 第 9 著者 氏名（和/英） | 小栗 清 / Kiyoshi OGURI |
| 第 9 著者 所属（和/英） | 長崎大学 Nagasaki University |
| 発表年月日 | 2012-05-29 |
| 資料番号 | RECONF2012-15 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 70 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |