| 講演名 | 2012-05-29 FPGA配線部のハードエラー検出および再構成による回避手法(リコンフィギャラブル応用) 西谷 祐樹, 井上 万輝, 尼崎 太樹, 久我 守弘, 飯田 全広, 末吉 敏則, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | FPGAは物理故障(ハードエラー)が発生しても他の領域に回路を再構成することで継続使用が可能である.しかし,故障のない領域に回路を実装するには故障箇所の検出と故障箇所を避けて再構成する時間が必要になる.そこで本稿では検出および回避にかかる時間の削減を目的に効率の良い故障検出手法および再構成による故障回避手法を提案する.故障検出では我々の先行研究で提案されている出荷テスト手法に追加経路を行い故障マルチプレクサを特定する.また回避手法では再構成によりタイルレベルおよびマルチプレクサレベルで故障回避を行う.その結果,先行研究の手法より故障候補数が10分の1に削減された.加えて,マルチプレクサレベルの故障回避では,回路性能が故障のないFPGAと比べておよそ2%の性能低下に収まり,ほぼ同程度の性能であることがわかった. |
| 抄録(英) | FPGA's fault detection needs a great deal of test time as compared with ASIC because FPGAs have complex structures and programmability. Moreover, the operation of both re-placement and re-routing must be performed to avoid fault points. These operations cause the increase of recovery time and degrades performance. In this paper, we propose a fault detection method and develop placement and routing tools to avoid fault resources in tile and multiplexer level avoidance, respectively. The evaluation of the detection method diagnosed a faulty multiplexer by six test configurations. We found out that the performance of faulty FPGA can curb the decline up to 2% as compared with the normal FPGA in multiplexer level avoidance. |
| キーワード(和) | 故障検出 / 故障回避 / 耐故障性技術 / FPGA |
| キーワード(英) | Fault detection / Fault avoidance / Fault tolerant technique / FPGA / Reconfigurable system |
| 資料番号 | RECONF2012-13 |
| 発行日 |
| 研究会情報 | |
| 研究会 | AI |
|---|---|
| 開催期間 | 2012/5/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Artificial Intelligence and Knowledge-Based Processing (AI) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | FPGA配線部のハードエラー検出および再構成による回避手法(リコンフィギャラブル応用) |
| サブタイトル（和） | |
| タイトル（英） | An Efficient Fault Detection and Avoidance Technique for FPGA Interconnects |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 故障検出 / Fault detection |
| キーワード(2)（和/英） | 故障回避 / Fault avoidance |
| キーワード(3)（和/英） | 耐故障性技術 / Fault tolerant technique |
| キーワード(4)（和/英） | FPGA / FPGA |
| 第 1 著者 氏名（和/英） | 西谷 祐樹 / Yuuki NISHITANI |
| 第 1 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 2 著者 氏名（和/英） | 井上 万輝 / Kazuki INOUE |
| 第 2 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 3 著者 氏名（和/英） | 尼崎 太樹 / Motoki AMAGASAKI |
| 第 3 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 4 著者 氏名（和/英） | 久我 守弘 / Morihiro KUGA |
| 第 4 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 5 著者 氏名（和/英） | 飯田 全広 / Masahiro IIDA |
| 第 5 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 6 著者 氏名（和/英） | 末吉 敏則 / Toshinori SUEYOSHI |
| 第 6 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 発表年月日 | 2012-05-29 |
| 資料番号 | RECONF2012-13 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 70 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |