| 講演名 | 2012-05-29 再構成型プロセッサDS-HIEにおける開平演算の実装(数値計算と高速化) 上田 孝志, 谷川 一哉, 弘中 哲夫, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年,次世代の電力網であるスマートグリッドを実現するために,スマートメータの開発が盛んに行われている.しかし,現在の電力量計で使用されているCPUは電力計測のための最低限の処理能力しかないため,スマートメータとしての機能を付加するには処理能力が乏しい.そこで,本研究では再構成型プロセッサDS-HIEを用いることで,小面積を実現しつつ様々な処理で高い性能を出すことを目標とする.先行研究では,DS-HIEプロセッサを用いることで電力計測処理の実行時間において35%の削減を達成したが,同時に電力計測処理中の開平演算が実行時間全体の33%を占め,ボトルネックになっていることがわかった.本研究ではそのボトルネックを解消するためにDS-HIEプロセッサを用いた開平演算の実装と評価を行った.DS-HIEプロセッサを用いた開平演算について,実行サイクル数と面積において高い性能を達成する構成を求め,CPU(H8/300H)単体による開平演算の実行時間と比較した.その結果,DS-HIEプロセッサを用いることで開平演算の実行時間を74.9%削減することができた. |
| 抄録(英) | In recent years, a smart meter has been developed actively in order to constitute smart grid that is expected as next generation power network. However, it is hard to implement a smart meter using a CPU that is used in the current watt-hour meter, since such a CPU only has an enough performance for calculating electric power. Therefore, our goal is to achieve enough performance with small area by using reconfigurable processor DS-HIE. Our previous work showed that the execution time of power calculation reduced 35% by using DS-HIE processor as accelerator. Further it showed that the bottleneck was calculation of square root, which occupies 33% over total execution time. In this paper, square root calclator is mapped on the reconfigurable processor DS-HIE, and its performance and gate count are evaluated. To extract enough performance and small area, the best construction of DS-HIE processor are searched. After that, the execution time to calculate square root on the DS-HIE processor is compared with that on H8/300H CPU. The comparison show that 74.9% of total execution time is reduced by calculating it on the DS-HIE processor. |
| キーワード(和) | DS-HIE / 再構成型プロセッサ / 開平演算 |
| キーワード(英) | DS-HIE / Reconfigurable Processor / Square Root Calculation |
| 資料番号 | RECONF2012-9 |
| 発行日 |
| 研究会情報 | |
| 研究会 | AI |
|---|---|
| 開催期間 | 2012/5/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Artificial Intelligence and Knowledge-Based Processing (AI) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 再構成型プロセッサDS-HIEにおける開平演算の実装(数値計算と高速化) |
| サブタイトル（和） | |
| タイトル（英） | Implementation of Square Root Calculator on Reconfigurable Processor DS-HIE |
| サブタイトル（和） | |
| キーワード(1)（和/英） | DS-HIE / DS-HIE |
| キーワード(2)（和/英） | 再構成型プロセッサ / Reconfigurable Processor |
| キーワード(3)（和/英） | 開平演算 / Square Root Calculation |
| 第 1 著者 氏名（和/英） | 上田 孝志 / Takashi UEDA |
| 第 1 著者 所属（和/英） | 広島市立大学大学院情報科学研究科 Graduate School of Information Sciences, Hiroshima City University |
| 第 2 著者 氏名（和/英） | 谷川 一哉 / Kazuya TANIGAWA |
| 第 2 著者 所属（和/英） | 広島市立大学大学院情報科学研究科 Graduate School of Information Sciences, Hiroshima City University |
| 第 3 著者 氏名（和/英） | 弘中 哲夫 / Tetsuo HIRONAKA |
| 第 3 著者 所属（和/英） | 広島市立大学大学院情報科学研究科 Graduate School of Information Sciences, Hiroshima City University |
| 発表年月日 | 2012-05-29 |
| 資料番号 | RECONF2012-9 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 70 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |