| 講演名 | 2012-05-29 浮動小数点データストリーム圧縮ハードウェアの試作実装と評価(数値計算と高速化) 上野 知洋, 高野 芳彰, 佐野 健太郎, 山本 悟, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では浮動小数点データストリームを対象とする可逆圧縮ハードウェアの実装と性能評価について述べる.実装したハードウェアには,固定長ビット列と可変長ビット列との変換を行うモジュールであるVF ConverterとFV Converterが含まれる.ALTERA Stratix IV FPGAを用いた試作では,圧縮・展開ハードウェアともに全LUTの0.5%のみによる実装が可能であった.また圧縮・展開ハードウェアはそれぞれ最大約240MHzと200MHzで動作可能であった.2次元数値流体計算結果を用いた評価では,圧縮ハードウェアは平均で3.7の圧縮率を達成することが確認された.これは200MHzで圧縮を行うと仮定した場合,800MB/sの帯域を持つ単精度浮動小数点データストリームを,圧縮により216MB/sに減少可能であることを示している.このことから,データ圧縮を適用した上で利用可能な帯域を全て使い切ることにより,その3.7倍の実効帯域が利用可能になることが見込まれる. |
| 抄録(英) | This paper presents FPGA-based implementation and performance analysis of the hardware for lossless compression of a floating-point data stream. The implementation includes the variable-to-fixed length converter (VF Converter) and the fixed-to-variable length converter (FV Converter). The prototype system on ALTERA Stratix IV FPGA demonstrates that the compressor and the decompressor are very small so that they each consume only 0.5 % adaptive LUTs of the total resource on the FPGA. The compressor and the decompressor can operate at about 240 MHz and 200 MHz. Such small but high-speed hardware modules can reduce the bandwidth by a factor of an average compression ratio. Evaluation with the computational results for 2D fluid simulation shows that the compressor has an average compression ratio of 3.7. This means that the compressor operating at 200 MHz can supply the bandwidth of 800 MB/s for single-precision floating-point numbers with the compressed bandwidth of 216 MB/s. |
| キーワード(和) | データ圧縮 / FPGA / ストリーム計算 / 浮動小数点 |
| キーワード(英) | Data Compression / FPGA / Streaming Computing / Floating-Point |
| 資料番号 | RECONF2012-7 |
| 発行日 |
| 研究会情報 | |
| 研究会 | AI |
|---|---|
| 開催期間 | 2012/5/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Artificial Intelligence and Knowledge-Based Processing (AI) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 浮動小数点データストリーム圧縮ハードウェアの試作実装と評価(数値計算と高速化) |
| サブタイトル（和） | |
| タイトル（英） | Implementation and Evaluation of FPGA-based Data Compression Hardware of Floating-Point Data-Stream |
| サブタイトル（和） | |
| キーワード(1)（和/英） | データ圧縮 / Data Compression |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | ストリーム計算 / Streaming Computing |
| キーワード(4)（和/英） | 浮動小数点 / Floating-Point |
| 第 1 著者 氏名（和/英） | 上野 知洋 / Tomohiro Ueno |
| 第 1 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
| 第 2 著者 氏名（和/英） | 高野 芳彰 / Yoshiaki Kono |
| 第 2 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
| 第 3 著者 氏名（和/英） | 佐野 健太郎 / Kentaro Sano |
| 第 3 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
| 第 4 著者 氏名（和/英） | 山本 悟 / Satoru Yamamoto |
| 第 4 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
| 発表年月日 | 2012-05-29 |
| 資料番号 | RECONF2012-7 |
| 巻番号（vol） | vol.112 |
| 号番号（no） | 70 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |